PARTE 1?: ESD I

Uniud - 3° sessione Anno 2001-2002
N.E. 115D02
N:……….
PROVA SCRITTA DI ELETTRONICA DEI SISTEMI DIGITALI parte I e parte II
Data:
09.08.2002
Ora Inizio:
N. Mat:
Ora Consegna:
Nome :
Corso:
Prova scritta per (barrare una delle voci)
ESD I ?
Esercizi compilati ESD I:
? 1 ? 2 ?3 ?4 ? 5 ?6 ?7 ?8 ? 9 ? 10
Domanda Jolly
Esercizi compilati ESD II:
? 1 ? 2 ?3 ?4 ? 5 ?6 ?7 ?8 ? 9 ? 10
J.1 ?
ESD II ?
ESD I e II ?
PARTE 1?: ESD I
1.1) Quali dei bus di un microprocessore sono bidirezionali ? ___
?
?
?
?
a) bus dati
b) bus indirizzi
c) bus di controllo
d) tutti i bus precedenti
n.
1.2) Quale delle seguenti risposte riporta le tre sezioni basilari di un’unità a microprocessore?
?
?
?
?
a)
b)
c)
d)
ALU, Memoria, e Input/Output
Operandi, Registri, e ALU
Controllo e Temporizzazione, Registri e ALU
Controllo e Temporizzazione, Registri e Memoria
1,5 min
1.3) Che cosa è un dispositivo di I/O gestito a interrupt e qual è il suo maggiore vantaggio?
? a) E’ un dispositivo che quando necessita di essere servito manda una richiesta all’interrupt
controller, il quale notifica alla CPU la richiesta in funzione del livello di priorità
assegnata. Pertanto la CPU non deve spendere del tempo per interrogare i dispositivi di
I/O in assenza di interrupt.
? b) E’ un dispositivo di I/O servito dall’interrupt controller in maniera sequenziale e su base
regolare. In questa maniera i processi di I/O sono velocizzati.
? c) E’ un dispositivo di I/O che su base individuale e in maniera regolare invia delle richieste
alla CPU per verificarne la disponibilità; se la CPU è disponibile, il dispositivo di I/O
procede alla richiesta di esecuzione dell’operazione desiderata.
? d) E’ un dispositivo di I/O controllato dalla CPU sequenzialmente e su base regolare per
verificare se necessita di essere servito. Questo tipo di gestione rallenta le operazioni della
CPU e non è molto efficiente..
2 min
5 min/pag
1.4) Relativamente al Codice di Parità, quale delle seguenti affermazioni è vera? _______
?
?
?
?
a)
b)
c)
d)
Corregge un errore
Identifica un errore
Identifica un errore
Corregge un errore
di memoria e richiede un bit in più per cella di memoria
di memoria e non richiede bit in più per cella di memoria
di memoria e richiede un bit in più per cella di memoria
di memoria ma richiede 2 bit in più per cella di memoria
1,5 min
ESD I&II -2001/2002
1
Uniud - 3° sessione Anno 2001-2002
N.E. 115D02
N:……….
PROVA SCRITTA DI ELETTRONICA DEI SISTEMI DIGITALI parte I e parte II
1.5) Completare i punti di seguito elencati con le caratteristiche distintive del bus ISA :
a) Il bus ISA è un bus di tipo : ______________________________________________
b) Il bus ISA ha una temporizzazione : _______________________________________
c) La larghezza (in bit) del bus ISA è di : _______________________________________
8,5 min
1.6) Si consideri di dover valutare il costo/prestazione di una memoria di un computer, dati i
seguenti parametri:
- Tempo di accesso memoria statica = 30ns
- Costo memoria statica
= 0.005 euro-cent/bit
- Tempo di accesso memoria dinamica = 80ns
- Costo memoria dinamica
= 0.001 euro-cent/bit
a) Si calcoli il costo per megabyte nei due casi:
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
b) Si decide per un’implementazione mista (memoria statica come cache e memoria dinamica
come principale) con prestazioni tali che il tempo di accesso effettivo sia maggiore dell’8%
rispetto al tempo di accesso alla cache. Si calcoli lo Hit Rate tra cache e main- memory.
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
25 min
35min/pag
1.7) Un programma contiene il seguente mix di istruzioni:
- 50% Istruzioni di Load/Store con un tempo di esecuzione di 1,8 us per istr.
- 20% Istruzioni ALU con un tempo di esecuzione di 0,5 us per istr.
- 30% Istruzioni Branch con un tempo di esecuzione di 0,9 us per istr.
a) Calcolare il CPI del programma, se il periodo di clock è di 0,1us
ESD I&II -2001/2002
2
Uniud - 3° sessione Anno 2001-2002
N.E. 115D02
N:……….
PROVA SCRITTA DI ELETTRONICA DEI SISTEMI DIGITALI parte I e parte II
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
b) Calcolare quanti MIPS ha il programma:
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
c) Calcolare di quanto aumentano le prestazioni con un miglioramento dell’architettura tale che
le istruzioni di Load/Store richiedano solo 0,9 us :
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
15 min
1.8) La struttura della memoria principale di un computer consiste di 4 moduli di memoria
collegati ad un bus la cui larghezza è di una word. Un ciclo di write implica una
occupazione del bus per 100ns da parte dei segnali dei dati indirizzi e controlli. Il modulo
indirizzato richiede, oltre ai 100ns iniziali, ulteriori 300ns per eseguire il ciclo di scrittura
dei dati. In questi 300ns il bus non è impiegato. Le operazioni di scrittura possono essere
sovrapposte (overlap). L’unico vincolo è che il bus può indirizzare un solo modulo per
ciclo.
a)
Assumendo che ci siano solo 4 moduli di memoria connessi sul bus, qual è il massimo
transfer rate in scrittura (word/s)?
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
ESD I&II -2001/2002
3
Uniud - 3° sessione Anno 2001-2002
N.E. 115D02
N:……….
PROVA SCRITTA DI ELETTRONICA DEI SISTEMI DIGITALI parte I e parte II
Slot da 100ns
1
2
3
4
5
6
7
8
9 10 11 12 13 14 15 16 17 18 19 20
_____________________________________________________________________________
_____________________________________________________________________________
b)
Si disegni il grafico con in ordinata il transfer rate in scrittura (W) ed in ascissa il tempo di
accesso ai moduli (T), assumendo sempre di disporre di 4 moduli e che il bus sia occupato
solo per 100ns.
_________________________________
grafico
_________________________________
_________________________________
_________________________________
_________________________________
_________________________________
_________________________________
_________________________________
_________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
ESD I&II -2001/2002
4
Uniud - 3° sessione Anno 2001-2002
N.E. 115D02
N:……….
PROVA SCRITTA DI ELETTRONICA DEI SISTEMI DIGITALI parte I e parte II
1.9) Un hard-disk ha 512 cilindri, 16 tracce e 32 settori da 1024 byte l’uno. La velocità di
rotazione è di 6400 giri al minuto, il tempo di seek tra cilindri adiacenti è di 2ms mentre il
tempo di seek massimo è di 90ms. Il cambio di traccia nello stesso cilindro è istantaneo. Si
chiede :
a) Qual è la capacità di memorizzazione totale del disco ? (esprimere il risultato in MB)
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
b) Qual è il tempo minimo richiesto per leggere tutti i dati del disco partendo dalla prima traccia
sul primo cilindro, leggendo tutti i cilindri della prima traccia e spostandosi poi sulla traccia
successiva, ripetendo la lettura dal primo cilindro e così via?
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
5 min
1.10) Si scrivano per esteso le sigle di seguito riportate e se ne spieghi sinteticamente il
significato:
a) MIMD. ________________________________________________________________
,________________________________________________________________________
________________________________________________________________________
________________________________________________________________________
b) NUMA: ______________________________________________________________
________________________________________________________________________
________________________________________________________________________
________________________________________________________________________
c) SMP__________________________________________________________________
________________________________________________________________________
________________________________________________________________________
________________________________________________________________________
Parte 1 = 5+35+20+15 +15 = 90 min
ESD I&II -2001/2002
5
Uniud - 3° sessione Anno 2001-2002
N.E. 115D02
N:……….
PROVA SCRITTA DI ELETTRONICA DEI SISTEMI DIGITALI parte I e parte II
PARTE 2 ?: ESD II
2.1) Qual è la memoria massima indirizzabile sul bus ISA del PC/AT ?
?
?
?
?
a) 1MB
b) 8MB
c) 16MB
d) 64MB
1,5 min
2.2) Si completi la tabella sottostante riportando la larghezza in bit del bus dati ed indirizzi:
Bus dati
Bus indirizzi
PC XT
PC AT
PCI
CPCI
PC/104
1,5 min
2.3) Perché una architettura di tipo Harvard è potenzialmente più veloce di una Von Neumann? .
?
?
?
?
a)
b)
c)
d)
Le macchine Harvard hanno clock più veloci
Le macchine Harvard richiedono un numero inferiore di cicli di clock
Le macchine Harvard ha nno due bus di memoria
Le macchine Harvard fanno uso di architetture RISC
9 min
2.4) Si supponga di avere due conduttori di pari sezione, uno dei quali è circolare ed è sospeso in
aria, mentre l’altro è rettangolare ed è immerso in acqua distillata. Come si comporta, dal punto
di vista del tempo di propagazione, un segnale che si propaghi nel conduttore immerso in acqua
rispetto al conduttore in aria?
? a) Il segnale si propaga più velocemente in acqua perché il filo rettangolare ha una superficie
esterna maggiore.
? b) La velocità è la stessa perché la corrente (gli elettroni) fluisce attraverso il rame alla
velocità della luce.
? c) Il segnale è più lento perché la costante dielettrica relativa dell’acqua è maggiore di quella
dell’aria.
? d) Il segnale non fluisce perché l’acqua distillata è un isolante.
2.5) Volendo far condividere a due porte di uscita la stessa linea di collegamento alla porta di
ingresso, per quale configurazione di uscita dobbiamo optare?
a) totem-pole
ESD I&II -2001/2002
b) open-collector
6
Uniud - 3° sessione Anno 2001-2002
N.E. 115D02
N:……….
PROVA SCRITTA DI ELETTRONICA DEI SISTEMI DIGITALI parte I e parte II
Si motivi brevemente la risposta (anche con uno schema):
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
DRAM
2.6) Si vuole realizzare una memoria Eprom ed una memoria dinamica in un package da 20 pin,
di cui si sa che in entrambi i casi, 2 pin sono utilizzati per portare l’alimentazione. Nella
Eprom altri 2 pin saranno utilizzati per i controlli mentre nella DRAM ne serviranno tre. Si
definisca l’organizzazione delle memorie (EPROM e DRAM) in termini di Dati e Indirizzi,
in modo tale da ottenere il massimo ed il minimo numero complessivo di bit indirizzabili.
(Assegnare l’opportuna funzione ai piedini che ne sono sprovvisti, ricordandosi della
differenza di indirizzamento statica e dinamica)
10
11
12
13
14
15
16
17
18
GND10
EPROM
20 VCC
19 /CE
18
17
16
15
14
13
12
11 /OE
1
2
3
4
5
6
7
8
9
GND10
DRAM
20
19
18
17
16
15
14
13
12
11
VCC
/RD
/WR
/OE
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
2.7) Si completi il diagramma del circuito logico di interfaccia tra il microcontrollore, la
memoria EPROM, la porta di Input e la porta di Output, queste ultime due anch’esse
mappate in memoria.
Si segua la seguente mappatura della memoria:
Dispositivo
dimensione
indirizzo
EPROM
: 32Kb
: 0000 - 7FFF
ESD I&II -2001/2002
7
Uniud - 3° sessione Anno 2001-2002
N.E. 115D02
N:……….
PROVA SCRITTA DI ELETTRONICA DEI SISTEMI DIGITALI parte I e parte II
In Port
Out Port
: 16Kb
: 16Kb
: 8000 - BFFF
: C000 - FFFF
Si completi lo schema utilizzando il minor numero possibile di porte logiche, facendo uso di
NAND a 2 ingressi e OR a 2 ingressi:
CPU
D0..D7
D0..D7
EPROM
32 KB
A0..A14
OE
A0..A15
/CE
/IRQ
INT
D0..7
P0..7
Input Port
/CS
/MemR
D0..7
P0..7
Output Port
/CS
/MemW
A..: address bus, D…: data bus, INT:interrupt attivo alto, /CS: chip select, attivo basso, /IRQ Interrupt request ,
attivo basso /CE: chip enable attivo basso, /OE : output-enable, attivo alto /MemW: memory Write attivo basso;
MemR: memory read attivo basso;
2.8) Data una linea di trasmissione senza perdite collegata ad una sorgente e ad un ricevitore, si
determinino le relazioni tra Rs, Z e Rt con Z=50 Ohm, se ai capi di Rt (Far-End) viene misurato
un segnale con andamento come riportato in figura.
Z
Rs
Rt
G
a) Determinare le relazioni tra Rs e Z e tra Rt e Z in termini di uguaglianza:
_________________________________________________________________
_________________________________________________________________
ESD I&II -2001/2002
8
Uniud - 3° sessione Anno 2001-2002
N.E. 115D02
N:……….
PROVA SCRITTA DI ELETTRONICA DEI SISTEMI DIGITALI parte I e parte II
_________________________________________________________________
_________________________________________________________________
b) Si definiscano i segni dei coefficienti di riflessione al Near-End (inizio della linea) ed al FarEnd .
_________________________________________________________________
_________________________________________________________________
_________________________________________________________________
_________________________________________________________________
5 min
2.9) Due dispositivi digitali montati su un PCB sono collegati tra loro con delle piste la cui
impedenza caratteristica Z è di 80 Ohm. Si calcoli la lunghezza massima delle piste che li
collegano se si vogliono evitare di trattarle come linee di trasmissione. Si assuma che la
linea sia senza perdite ed immersa in un dielettrico con ? r = 4,5 mentre per i dispositivi si
assuma un Tr=Tf= 4ns (Time-rise uguale a Time-fall):
a) Si calcoli L e C caratteristici e la velocità di propagazione del segnale:
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
b) Si stimi la lunghezza al di sopra della quale un segnale che si propaghi su tale linea è da
trattare facendo uso della teoria sulle linee di trasmissione.
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
18 min
36 min/pag
2.10) Qual è la funzione di un transparent-latch in una scheda a microcontrollore che faccia uso
di un 8051?
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
ESD I&II -2001/2002
9
Uniud - 3° sessione Anno 2001-2002
N.E. 115D02
N:……….
PROVA SCRITTA DI ELETTRONICA DEI SISTEMI DIGITALI parte I e parte II
DOMANDA JOLLY
J.1) Dato un bus Asincrono, con un unico master (iniziatore del bus) e più slave (target) dotato
dei seguenti segnali :
D0:7 bus dati 8 bit
A0:15 bus indirizzi 16 bit
/MR attivo basso : indica lettura della memoria
/MW attivo basso: indica scrittura della memoria
/WS attivo basso: indica che il dispositivo richiede di inserire wait-state
/TR
attivo basso: indica al master che il target è pronto a ricevere o a trasmettere
a) Si disegni un possibile ciclo di Write con 1 wait-state
A0:15
D0:7
/MR
/MW
/TR
/WS
b) A cosa servono i cicli di wait-state ?
_________________________________________________________________
_________________________________________________________________
_________________________________________________________________
_________________________________________________________________
c) In questo tipo di bus il segnale /TR è necessario? Se ne spieghi la ragione.
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
20 min
ESD I&II -2001/2002
10