parte 1?: esd i

Uniud - 3 sessione Anno 2001-2002
N.E. 117F02
N:……….
PROVA SCRITTA DI ELETTRONICA DEI SISTEMI DIGITALI parte I e parte II
Data:
15.07.2002
Ora Inizio:
N. Mat:
Ora Consegna:
Nome :
Corso:
Prova scritta per (barrare una delle voci)
ESD I ?
Esercizi compilati ESD I:
? 1 ? 2 ?3 ?4 ? 5 ?6 ?7 ?8 ? 9
Esercizi compilati ESD II:
? 1 ? 2 ?3 ?4 ? 5 ?6 ?7 ?8
? 9 ? 10
J.1 ?
Domanda Jolly
ESD II ?
ESD I e II ?
PARTE 1?: ESD I
1.1) Quale è dei seguenti ordini di grandezza rappresenta la velocità tipica (in operazione al
secondo) di un calcolatore di 1^ generazione?
?
?
?
?
a) 10^3
b) 10^4
c) 10^5
d) 10^6
in.
1.2) Quale delle seguenti affermazioni è la più idonea per descrivere la legge di Moore?
? a) E’ una legge rigorosa che ci permette di stabilire le prestazioni di un calcolatore a partire
dalle dimensioni dei transistor.
? b) E’ una legge di scala che ci permette di estrapolare le prestazioni di un calcolatore a partire
dal numero di transistor
? c) E’ una legge rigorosa che ci permette di ricavare a partire dalle dimensioni dei transistor
la frequenza massima di funzionamento di un processore
? d) E’ una legge di scala che ci permette di stimare la crescita , nel tempo, del numero di
transistor contenuti in un chip
1,5 min
1.3) Quali delle seguenti politiche di write in memoria cache non comporta accorgimenti
circuitali particolari in caso di trasferimenti in DMA?
? a) write - back
? b) write- aside
? c) write -through
1.4) L’architettura del calcolatore di tipo Harvard ha le seguenti caratteristiche: ______
? -a)
? -b)
? -c)
? -d)
I dati e le istruzioni sono memorizzate in due memorie distinte
I dati sono memorizzati sulla memoria di massa le istruzioni sulla memoria principale
I dati e le istruzioni sono memorizzati sulla stessa memoria
La memoria dati e la memoria istruzioni hanno bus distinti
ESD I&II -2001/2002
1
Uniud - 3 sessione Anno 2001-2002
N.E. 117F02
N:……….
PROVA SCRITTA DI ELETTRONICA DEI SISTEMI DIGITALI parte I e parte II
1.5) Si supponga di disporre di un calcolatore dotato che da i seguenti risultati eseguendo un
benckmark di riferimento:
Tipo di Istruzione Frequenza
N. Cicli
Loads
25%
2
Stores
15%
2
Branches
20%
2
ALU
40%
1
Le istruzioni di brench contengono un 25% di Branch condizionati. Questi branch sono preceduti
da una istruzione ALU. Si vuole valutare la convenienza di disegnare un nuovo calcolatore in
cui le istruzioni di branch condizionato non richiedano più l’istruzione ALU. C’è però da tenere
in considerazione che questo nuovo approccio incrementa il tempo di ciclo del 10%.
Si dica facendo vedere i calcoli se questo approccio incrementerà le prestazione del calcolatore
sullo stesso benchmark. Si risolva il problema in uno dei due metodi di soluzione proposti.
Si assuma : IstructionsCount = IC_old; ClockCycleTime = CCT_old
Soluzione 1: calcolando il CPI new
• Prestazione della CPU prima del ridisegno; si calcoli:
CPI old =___________________________________________________________________
CPUtime
old
= _______________________________________________________________
• Prestazioni della CPU nel caso di ridisegno; si calcoli:
CPI new = ____________________________________________________________________
IC new = ____________ __________________________________________________________________________________________
CCT new = _____________________________________________________________________
CPUtime
new
= _________________________________________________________________
Conclusioni :___________________________________________________________________
Soluzione 2: senza calcolare il CPI new
• Prestazione della CPU prima del ridisegno; si calcoli:
CPI old =___________________________________________________________________
CPUtime
old
= _______________________________________________________________
• Numero di cicli richiesti dalla nuova CPU per eseguire lo stesso mix di istruzioni
C new PI
old
CPUtime
= ____________________________________________________________________
new
= _________________________________________________________________
Conclusioni :___________________________________________________________________
ESD I&II -2001/2002
2
Uniud - 3 sessione Anno 2001-2002
N.E. 117F02
N:……….
PROVA SCRITTA DI ELETTRONICA DEI SISTEMI DIGITALI parte I e parte II
1.6) Avete appena comperato un computer dotato di memoria cache con le seguenti
caratteristiche:
a)
b)
c)
d)
e)
f)
g)
h)
i)
La cache ha un hit rate complessivo del 95%;
il 25% di tutti gli accessi sono accessi in write;
la cache è strutturata in blocchi di 2 word;
in presenza di un cache- miss la memoria principale è letta in blocchi di 2 word;
Il bus può trasferire una word alla volta
Il processore accede alla memoria cache con una frequenza di 10^9 word/s
Il sottosistema di memoria può leggere o scrivere 10^8 word/s
nella cache sono sempre presenti il 30% di dirty-block
la strategia di rimpiazzo in write- miss : write allocate; (cioè nel caso in cui si debba
aggiornare una cella di memoria non presente in cache, prima la si deve avere in cache e
poi si aggiorna la memoria principale secondo la strategia di memoria cache implementata.)
(Potete fare altre assunzioni qualora ne abbiate bisogno purché se ne dia spiegazione
esplicita)
State pensando di aggiungere un dispositivo periferico al vostro computer. Questo dispositivo ha
bisogno di una grande quantità di banda passante per il trasferimento di dati in memoria
(esempio: un digitalizzatore video). Dovete pertanto calcolare quanta banda di memoria è già in
uso nei seguenti due casi :
1) implementazione della memoria cache di tipo write-through
2) implementazione della memoria cache di tipo write-back
Soluzione:
1) Write-through:
1.1) Analisi di cache-hit:
Read-hit:
- N. accessi alla memoria principale:_________________________________________
- Probabilità dell’evento : _________________________________________________
Write- hit
- N. accessi alla memoria principale : _________________________________________
- Probabilità dell’evento : _________________________________________________
1.2) Analisi della probabilità di cache-miss
Read- miss
- N. accessi alla memoria principale: _________________________________________
- Probabilità dell’evento : __________________________________________________
Write- miss
- N. accessi alla memoria principale: __________________________________________
- Probabilità dell’evento : __________________________________________________
1.3) Analisi della Banda :
ACCESSOmedio : ________________________________________________________
Banda-usata/Banda-disponibile: _____________________________________________
ESD I&II -2001/2002
3
Uniud - 3 sessione Anno 2001-2002
N.E. 117F02
N:……….
PROVA SCRITTA DI ELETTRONICA DEI SISTEMI DIGITALI parte I e parte II
Commenti e conclusioni:
___________________________________________________________________________
___________________________________________________________________________
___________________________________________________________________________
___________________________________________________________________________
___________________________________________________________________________
___________________________________________________________________________
___________________________________________________________________________
2) Write-back:
2.1) Analisi di cache-hit:
Read-hit:
- N. accessi alla memoria principale:_________________________________________
- Probabilità dell’evento : _________________________________________________
Write- hit
- N. accessi alla memoria principale : _________________________________________
- Probabilità dell’evento : _________________________________________________
2.2) Analisi della probabilità di cache-miss
Read- miss
- N. accessi alla memoria principale: _________________________________________
- Probabilità dell’evento : __________________________________________________
Write- miss (2 casi)
Caso 1: sostituzione di un blocco
- N. accessi alla memoria principale: __________________________________________
- Probabilità dell’evento : __________________________________________________
Caso 2: sostituzione non richiesta
- N. accessi alla memoria principale: __________________________________________
- Probabilità dell’evento : __________________________________________________
2.3) Analisi della Banda :
ACCESSOmedio : ________________________________________________________
Banda-usata/Banda-disponibile: _____________________________________________
Commenti e conclusioni:
___________________________________________________________________________
___________________________________________________________________________
___________________________________________________________________________
___________________________________________________________________________
___________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
5 min
ESD I&II -2001/2002
4
Uniud - 3 sessione Anno 2001-2002
N.E. 117F02
N:……….
PROVA SCRITTA DI ELETTRONICA DEI SISTEMI DIGITALI parte I e parte II
1.7) Mentre state visitando un negozio di computer, sentite un cliente chiedere al commesso
quale è il computer più veloce disponibile per l’acquisto in negozio. Il commesso replica, “ Se
lei sta cercando un Macintosh allora il più veloce che abbiamo ha una velocità di clock di
733Mhz. Se lei invece vuole effettivamente la macchina più veloce allora dovrebbe comperare il
nostro computer con un Pentium IV ad 1 Ghz”.
Si può considerare corretta la risposta del commesso? Cosa potete dire cliente per aiutarlo nella
scelta?
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
15 min
1.8) Si mostri come il numero esadecimale a 32-bit 0x12345678 viene scritto, in una memoria
con celle di 8 bit, a partire dall’indirizzo 1000 nei casi di formato big-endian e little-endian. In
quale situazione bisogna prestare attenzione al formato di ordinamento dei byte?
Big-Endian:
1000: _____; 1001: _____;1002: _____;1003: _____;1004: _____;1005: _____;
Little-Endian: 1000: _____; 1001: _____;1002: _____;1003: _____;1004: _____;1005: _____;
Commenti: ___________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
15 min
1.9) Si spieghi il principio di Località e la sua relazione con le cache e la memoria virtuale.
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
15 min
ESD I&II -2001/2002
5
Uniud - 3 sessione Anno 2001-2002
N.E. 117F02
N:……….
PROVA SCRITTA DI ELETTRONICA DEI SISTEMI DIGITALI parte I e parte II
PARTE 2 ?: ESD II
2.1) Quanti sono i wait-state introdotti di default durante un ciclo a 16-bit ISA?
?
?
?
?
a) 1 w.s.
b) 2 w.s
c) 4 w.s
d) 6 w.s.
1,5 min
2.2) Completare i punti di seguito elencati con il tempo di propagazione caratteristico di un onda
elettromagnetica (si scelgano le risposte tra i seguenti numeri: 2ns/m; 3,3ns/m; 4ns/m, 5ns/m,
10ns/m; 25ns/m)
a) Linea tipica di un bus : __________________________________________________
b) Cavo singolo molto distante da un piano di ground:____________________________
c) Vuoto : ______________________________________________________________
d) Pista di un circuito stampato : ____________________________________________
2.3) Si spieghino sinteticamente I seguenti metodi di controllo dell’I/O illustrandone i relativi
svantaggi e vantaggi:
a) programmed I/O: _______________________________________________________
________________________________________________________________________
________________________________________________________________________
________________________________________________________________________
b) interrupt-driven I/O______________________________________________________
________________________________________________________________________
________________________________________________________________________
________________________________________________________________________
________________________________________________________________________
c) DMA. ________________________________________________________________
,________________________________________________________________________
________________________________________________________________________
________________________________________________________________________
________________________________________________________________________
5 min
ESD I&II -2001/2002
6
Uniud - 3 sessione Anno 2001-2002
N.E. 117F02
N:……….
PROVA SCRITTA DI ELETTRONICA DEI SISTEMI DIGITALI parte I e parte II
2.4) Si completi la tabella seguente assegnando gli opportuni ordii di grandezza per i tempi di
accesso (tempo medio di lettura di un byte) nonché l’uso che in un calcolatore di fa si fa di
dette memorie (vedi esempio).
Ordine di grandezza del
Tempo di accesso
Tipo di memoria numero
Tape
100
Unità di misura
Uso tipico in un calcolatore
ms
Unità di back-up
SRAM
HDD
EPROM
DRAM
CD-ROM
9 min
2.5) Si definiscano i seguenti termini:
1. Bus Master: __________________________________________________________
_______________________________________________________________________
2. Multiplexed bus: ______________________________________________________
_____________________________________________________________________________________
3. SISD:_______________________________________________________________
_____________________________________________________________________________________
4. STACK POINTER: ____________________________________________________
______________________________________________________________________________________
5. FAN-OUT:____________________________________________________________
_________________________________________________________________________
6. IDLE: _________________________________________________________________
_________________________________________________________________________
20 min
2.6) Quale è la funzione del segnale ALE presente nei microcontrollori della serie 8051.
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
____________________________________________________________________________
ESD I&II -2001/2002
7
Uniud - 3 sessione Anno 2001-2002
N.E. 117F02
N:……….
PROVA SCRITTA DI ELETTRONICA DEI SISTEMI DIGITALI parte I e parte II
2.7) Si completi il diagramma del circuito logico di interfaccia tra un bus ISA a 8 bit ed un
dispositivo di I/O (convertitore Analogico-Digitale). Il dispositivo va mappato in I/O e non
in memoria, si ricorda inoltre che lo spazio di indirizzamento in I/O del bus ISA va da 000h
a 3FFh.
Si segua la seguente mappatura:
Dispositivo
spazio I/O richiesto
ADC
: 32 byte
indirizzo
: 200h – 220h
IRQ
: 5
comple tare lo schema facendo uso del minor numero possibile di NAND a 2 ingressi e OR a 2
ingressi:
ADC
D0..D7
A0..A4
Ch-0
Ch-1
Ch -2
Ch-3
/RD
/CE
/INT
A..: address bus, D…: data bus, /IOR: I/O Read attivo basso, /IOW: I/O write attivo basso, AEN: DMA Address
Enable, ALE: address latch enable, IRQ…: Interrupt request , /CE: chip enable attivo basso, /RD : Read attivo basso
/MemW: memory Write attivo basso; MemR: memory read attivo basso; DRQ..: DMA request;
ESD I&II -2001/2002
8
Uniud - 3 sessione Anno 2001-2002
N.E. 117F02
N:……….
PROVA SCRITTA DI ELETTRONICA DEI SISTEMI DIGITALI parte I e parte II
2.8) L’immagine qui riportata rappresenta una misura di TDR. Descrivere come sia possibile
estrarre i parametri di una linea di trasmissione a partire da una misura TDR effettuata con
un oscilloscopio ed un generatore di impulsi. Si descriva: a) il set-up di misura; b) come gli
strumenti sono collegati; c)le formule che permettono di ricavare i parametri caratteristici
della linea di trasmissione a partire dai dati di misura (Va, Vo e 2Tp)
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
5 min
ESD I&II -2001/2002
9
Uniud - 3 sessione Anno 2001-2002
N.E. 117F02
N:……….
PROVA SCRITTA DI ELETTRONICA DEI SISTEMI DIGITALI parte I e parte II
2.9) Si prenda in considerazione un bus con N slot su cui è inserito un modulo. Lo si immagini
come una serie di linee di trasmissione con impedenza Zb e ritardo Tb tra le sezioni. Ogni
slot e relativo modulo connesso al bus è modellato come uno pezzo di linea di trasmissione
(stub) con impedenza Zs e ritardo Ts a cui e collegato un carico Zx.
Assumendo lo stub ed il modulo come una capacità concentrata si calcoli nel caso che tutti
gli slot siano occupati:
a) L’impedenza del bus :
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
b) La velocità di propagazione
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
c) Si confrontino i nuovi dati con i dati della linea non caricata (senza stub e moduli) e si
discutano le differenze.
_____________________________________________________________________________
_____________________________________________________________________________
18 min
36 min/pag
2.10) Si dica se è possibile costruire una linea di trasmissione che abbia i seguenti valori
Z=50Ohm e C=4pF/m.
? a) Si
? b) No
Si giustifichi la risposta :
_________________________________________________________________
_________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
Pae 2 22+36+30 = 100 minuti
ESD I&II -2001/2002
10
Uniud - 3 sessione Anno 2001-2002
N.E. 117F02
N:……….
PROVA SCRITTA DI ELETTRONICA DEI SISTEMI DIGITALI parte I e parte II
DOMANDA JOLLY
J.1) Disegnare i timing di R/W di una memoria dinamica e di una memoria statica spiegandone
le differenze. (i diagrammi predisposti per entrambi i tipi di memoria dunque si faccia di volta in
volta uso dei soli segnali richiesti dal tipo di memoria
A) Timing memoria di tipo: __________________________________
A
D
CE#
RAS#
CAS#
R/W#
OE#
B) Timing memoria di tipo:_______________________________
A
D
CE#
RAS#
CAS#
R/W#
OE#
a) Quale dei due dispositivi è a parità di tecnologia intrinsecamente più veloce?
_____________________________________________________________________________
_____________________________________________________________________________
20 min
ESD I&II -2001/2002
11
Uniud - 3 sessione Anno 2001-2002
N.E. 117F02
N:……….
PROVA SCRITTA DI ELETTRONICA DEI SISTEMI DIGITALI parte I e parte II
ESD I&II -2001/2002
12
Uniud - 3 sessione Anno 2001-2002
N.E. 117F02
N:……….
PROVA SCRITTA DI ELETTRONICA DEI SISTEMI DIGITALI parte I e parte II
ESD I&II -2001/2002
13