Guida ai progetti

Filtro notch
F_notch = 50-60Hz; Q=5
Determinare la FdT del filtro e la condizione di notch (determinare prima la FdT delle rete RC e poi
inserirla in un circuito a retroazione che contiene i tre operazionali).
Determinare i valori dei componenti per ottenere le specifiche richieste.
Oscillatore Seno/Coseno
Frequenza Oscillazione: 1kHz regolabile +/- 10%;
Tensione di uscita 5Vpp, costante al variare della frequenza.
Note: Determinare l’elemento (resistenza) che può essere variato in modo da mantenere le
specifiche date, valutando la FdT del circuito.
Determinare i valori dei componenti (C=10nF)
Amplificatore in classe AB
Vout= 5Vpp; Banda=0-20kHz (-3dB); Carico 100 ohm; Guadagno=20dB;
L’amplificatore deve risultare stabile con carico capacitivo aggiuntivo fino a 100nF.
THD inferiore a 1%
Determinare i valori dei componenti non indicati (C1, C2, R5, R6) in modo da garantire le
prestazioni richieste.
Filtro a Variabili di Stato
Filtro passa basso di Chebyschev del terzo ordine con |Av|=1 e frequenza di taglio (-3dB) 500Hz,
ondulazione in banda =1dB.
Determinare i valori delle resistenze (R1=R2=R10, R4, R5, R7, R11) in modo da soddisfare le
specifiche.
PFC con topologia flyback:
Valutare il funzionamento del circuito dal datasheet del componente MC34261 (Motorola)
A partire dallo schema proposto nel datasheet, rivalutare il dimensionamento dei componenti per le
specifiche date. Prevedere la possibilità di una alimentazione esterna in parallelo a C5.
Convertitore AD a doppia rampa: Vi=0-100mV, 10 conversioni al secondo, Display con MM74C926, Rin=1Mohm
16 –Convertitore Boost
L
VCC= Vi
D
Vo
+
Vi
+
C
Ci
S
Vo
R ar9
-
-
R ar10
OUT.B
VCC
VCC= Vi
Vo
OUT.B
R ar1
GND
C ar1
Par1
Regolaz. R ar2
Vout
U ar1
R ar4
R ar5
16
1
R ar3
GND
INV.
VREF
N.I.
VCC
C ar6
R ar6 3
C ar5
14
EAOUT
OUT.B
CLK/LEB
VC
R.T.
P.GND
C.T.
OUT.A
RAMP
GND
4
C ar4
5
R ar7
6
C ar3
7
8
C ar2
GND
Regolatore AR+Comparatore+Driver
C ar7
15
2
S.S.
13
12
R ar8
C ar8
11
10
C ar9
9
I.LIM
UC3823A
GND
RL
15 –PLL per Moltiplicatore di Frequenza
V+
1
16
PH.PULSES
LOW PASS FILTER
VDD
13
14
FI
SIGN.IN
COMP.2 OUT
COMP.IN
COMP.1 OUT
VOUT
C3
C1(1)
ZENER
CD 4046
7
11
R2
12
FO
VCO IN
10
R1
DEM.OUT
R2
VCO OUT
4
INHIBIT
1/6 CD40106
FCK
FCK
1/6 CD40106
VSS
5
1/6 CD40106
C2
9
C1(2)
R1
8
1/6 CD40106
x1 x2 x3 x4 x5 x6 x7 x8 x9
x10
FO
3
0
R4
15
6
C1
R3
2
3
FO
2
1
15
RESET
4
2
7 10
3 4
1
5
5
6
6
7
9 11
8 9
CD 4017
CK INH. VDD VSS
13
16
8
V+
CK
CARRY
OUT
12
14
FCK
1/6 CD40106
1 –Ponte di Wien
f=1 kHz; ∆f= ±10%; Vout = 5 Vpp ; Uscita quasi a vuoto.
C1 = C2 = C
C1
47nF
R1
3k9
2k
2k7
R2 = nR1
R4 = R5
1
ω =
R .C . n
+15 V
+
-
LM358
-15 V
R2
C2
R1 = R3 = R
(Vout )
4.7 V
R4
4k7
4.7 V
47nF
+
-
1k5
R3
3k9
R5
2k
+
-
Vo
14 –Convertitore A/D a Σ∆ (Sigma-Delta)
Schema di principio
Invertitore
Buffer
Interruttore
Integratore Σ
Soglia ad Sincronizzazione
isteresi ∆
Abilitazione
Impulsi
Contatore
Memoria
Visualizzazione
+ V ref
_V
V in
in
D
+
+
+
Q
Ck
4 Decade
Counter
Flip-Flop
D
Clock
Reset
Delay
10 4
Multivibr.
Ck
Astabile
4 Decade
Counter
4 Decade
Latch
4 Decade
Display
Strobe
18 –Misuratore di valore Efficace (a PWM)
Vi picco-picco max 10 V.
100nF
V ieff
+7 V
+Vieff
+
-
Q1
8k2
100nF -7 V
10k
5k
+
100nF +7 V
Q2
-Vieff
100nF
+7 V
-7 V
2nF2
39k
Vi
+
-
10k
+15 V
V i limitata
1/4
CD4041
100nF
100nF
Clock 10 kHz
1M
1/4
CD4041
100k
10k
68k
10M
100nF
22k
+
-15 V
+15 V
5.2 V
100nF
1k
+
39k
+7 V
220k
-7 V
-7 V
+
-
5.2 V
-15 V
100nF
10k
1nF
68k
100nF
+Vi limitata
+
-
+7 V
+
-
Q2
100nF
8k2
100nF
10k
5k
+
10k
+15 V
100k
100k
-Vi limitata
Q1
-15 V
-7 V
µ A 7805
47 µF
elettr.
+7 V
1 µF
pol.
1 µF
pol.
1 µF
pol.
1 µF
pol.
µ A 7905
4k7
3µ F
+7 V
-15 V
47 µF
elettr.
100k
820k
100nF
+15 V
V ieff
10k
-7 V
47 µF
elettr.
47 µF
elettr.
-7 V
100k
Q1
Q2