ricevitore analogico digitale

Dottoranda: Alessandra Pipino
Ciclo: XXIX
Attività di ricerca dell’anno 2014
L’attività di ricerca del primo anno di dottorato si divide in due lavori, un primo lavoro portato a
termine e un altro in fase di studio. La prima attività riguarda il dimensionamento di un sistema di
ricezione e trasmissione compatibile allo standard di comunicazione Bluetooth Low Energy. Scopo
dell’attività è stato quello di verificare la validità di un algoritmo diverso dal solito per
dimensionare un qualsiasi ricevitore e trasmettitore. Questo algoritmo prevede una serie di step non
complicati che alla fine permettono di avere un dimensionamento, almeno del primo ordine, di una
catena di ricezione e trasmissione. Nel dettaglio le informazioni utili relativamente allo standard di
comunicazione sono contenute in un documento che si distingue in due sezioni principali: una
riguardante il MAC layer e che da delle informazioni circa la parte digitale del sistema (protocolli di
comunicazione, modulazione, gestione pacchetti, ecc.), l’altra riguardante il Physical layer e che
fornisce le caratteristiche relative ai canali, le bande, lo scenario di interferenti, i livelli di potenza,
ecc., utili per dimensionare il front-end analogico, appunto la sezione che si vuole dimensionare.
Quindi, ad esempio per quanto riguarda il ricevitore, partendo dalle informazioni contenute nella
sezione di Physical layer, il primo step dell’algoritmo prevede la derivazione di alcune specifiche
globali della catena: il minimo rapporto segnale-rumore (SNRout,min), la noise figure (cioè il
massimo rumore che i blocchi della catena possono introdurre), il noise floor (il massimo fondo di
rumore accettabile per garantire l’SNRout,min), IIP3 e IIP2 (circa la linearità del ricevitore) e la
blocker mask, che da un’idea degli interferenti in banda e fuori banda che affiancano il segnale
desiderato. A questo punto si passa alla scelta dell’architettura del ricevitore, scegliendo tra Low-IF
and Zero-IF che si distinguono in base alla frequenza a cui il segnale viene down-convertito (bassa
frequenza o DC rispettivamente) e ovviamente ad una serie di effetti da secondari da considerare. A
questo punto l’algoritmo prevede un loop di ottimizzazione tra il filtro di selezione del canale (CSF)
e il convertitore analogico-digitale (ADC), per trovare il giusto compromesso tra ordine del filtro (e
quindi attenuazione massima, complessità e consumo di potenza) e risoluzione dell’ADC (e quindi
precisione, complessità e consumo). Infatti un ordine maggiore del filtro garantisce una maggiore
attenuazione degli interferenti rilassando le specifiche dell’ADC, ma consumando più potenza;
viceversa un ordine basso rilassa le caratteristiche del filtro ma porta ad avere delle specifiche più
stringenti per l’ADC. Ecco perché si prevede un loop in cui si vanno a modificare la posizione dei
poli, l’ordine e il numero di bit, fino a trovare un giusto compromesso. A questo punto, dopo aver
calcolato il guadagno dell’intera catena, si passa a distribuire tutte le specifiche globali ottenute
prima (noise figure, IIP3, IIP2 e guadagno) lungo tutti i blocchi della catena, tramite le cosiddette
“propagation rules”. L’algoritmo appena descritto è stato usato per ricavare la specifiche di un
ricevitore per BLE, tramite un progetto Excel prima e uno Simulink dopo. Il progetto Excel ha
permesso di ricavare in maniera automatica, tutte le specifiche globali, il loop di ottimizzazione e la
distribuzione delle specifiche. Quest’ultima è stata poi verificata tramite un progetto Simulink,
simulando una struttura a blocchi del ricevitore e verificandone le prestazioni con la distribuzione
ottenuta. Le simulazioni hanno mostrato un buon accordo con quello che ci aspettavamo in termini
di SNRout,min dando validità all’approccio usato. Tuttavia è da sottolineare che questo algoritmo
permette di ottenere un dimensionamento del primo ordine del ricevitore, tralasciando alcune aspetti
secondari e grandezze che in una prima analisi si possono trascurare. È quindi un approccio utile
non per i sistemisti che già usano tools e system design complessi in maniera esperta, ma per chi fa
circuiti analogici per ricevitori che in questo modo può ricavare in maniera più autonoma dei valori
di riferimento delle specifiche utili e dello scenario operativo dei loro blocchi.
Lo stesso approccio è stato seguito per ricavare le specifiche anche per il trasmettitore, usando un
progetto Excel in cui riportare le specifiche e le formule utili.
La seconda attività, iniziata da poco e in fase di studio, riguarda la progettazione di particolari
ADC, sempre per ricevitori, noti come Filtering ADC. Queste architetture derivano dalla necessità
di ridurre al minimo il numero di blocchi analogici di una catena di ricezione e fare quanto più
possibile in digitale, sfruttando i vantaggi dello scaling tecnologico per gli elementi digitali
appunto. Questa idea si traduce in un’area di ricerca molto attuale nota come Software Defined
Radio (SDF), cioè ricevitori quasi del tutto digitali, con pochi elementi analogici. La strada verso i
SFD vede quindi lo sviluppo di ricevitori in cui l’ADC si muove sempre più verso l’antenna
(antenna ADC). In particolare il Filtering ADC oggetto di studio in questo momento è
un’architettura che ingloba nello stesso blocco sia il filtraggio che la conversione in digitale e
magari, in una seconda fase, anche l’operazione di down-conversione in frequenza svolta dal mixer.
Attualmente vi è uno studio dello stadio dell’arte e dei vantaggi/svantaggi derivanti da una struttura
di questo tipo.
Circa il lavoro sul dimensionamento del ricevitore BLE sono in fase di scrittura due papers, uno per
l’IEEE Transcation on Education e l’altro per l’ISCAS (IEEE International Symposium on Circuits
and Systems), una conferenza internazionale che si terrà a Maggio 2015 a Lisbona.
Scuole frequentate
Dall’8 al 10 Aprile 2014 ho partecipato ad una scuola di dottorato presso l’Instituto Tecnico
Superiore di Lisbona, dal nome “23rd Workshop on Advanced Analog Circuit Design AACD 2014”.
Gli argomenti trattati sono stati utili per ampliare le conoscenze relativamente al design circuitale in
vari ambiti di applicazione. Al termine della scuola è stato assegnato ad ogni dottorando un esame
da svolgere che riguardava lo studio di alcuni articoli presentati durante il workshop e la scrittura di
un articolo riassuntivo mostrandone le innovazioni rispetto allo stato dell’arte.