sistema acquisizione dati

SISTEMA
ACQUISIZIONE
DATI
LA
SCHEDA
DI
LETTURA
FEA
IN
EEE
P.Venturino
La
più
semplice
catena
di
acquisizione
può
essere
schemaIzzata
nel
modo
seguente:
Una
catena
(pica
dell’acquisizione
da(
più
completa
è
la
seguente:
Sensore
Filtro
MulIplexer
Amplificatore
Sample
and
Hold
ConverItore
analogico/digitale
Logica
di
controllo
(hardware
e/o
soRware)
Acquisitore
(computer)
Nel
caso
dei
rivelatori
di
parIcelle
che
sIamo
studiando
,possiamo
trovare
subito
una
corrispondenza
con
gli
schemi
precedenI:
ESEMPI:
‐Nel
caso
della
rete
telefonica
fissa(PSTN)
fmax=4khz
segue
fc=8khz,
cioè
8000
campioni
al
sec.Se
ogni
campione
è
conver(to
in
8bit,
la
velocità
di
trasmissione
sarà
64
kbit/sec
‐Nel
caso
musicale
fmax=22
khz
segue
fc=44,1
khz.Se
ogni
campione
è
conver(to
in
16
bit
la
velocità
di
trasmissione
sarà
705600
bit/sec.
Sample/hold
Rivelatore
MRPC
(
MulI
Gap
ResisIve
Plate
Chambers)
Il
tempo
di
aWraversamento
dall’alto
verso
il
basso(TOF=Time
Of
Flight)
,visto
che
il
telescopio
è
alto
2m
ed
i
muoni
viaggiano
alla
velocità
della
luce
,sarà:
TOF=
2m/
3
x
108
=
6.7
nanosecondi
Sulle
strip
di
rame
il
segnale
impiega
6.1
±0.1
ns/m(prove
sperimentali)
Per
questo
l’eleWronica
in
gioco
deve
uIlizzare
componenI
molto
veloci(FAST
AMPLIFIER)
Il
Tempo
di
volo
(TOF)
Nell’esperimento
ALICE
il
TOF
si
usa
anche
per
determinare
la
massa
delle
parIcelle.
Infae
usando
un
campo
magneIco
B
le
parIcelle
di
carica
q
si
incurveranno
con
un
raggio
di
curvatura
R.Si
può
così
calcolare
l’impulso
p
p
=
q
RB
Per
arrivare
alla
massa
bisogna
ancora
calcolare
la
velocità
v
La
velocità
si
calcola
proprio
misurando
il
tempo
di
volo
Alla
fine
si
arriva
alla
massa
dalla
formula
relaIvisIca:
m
=
p
Dove
t
è
il
tempo
di
volo
ed
L
è
la
lunghezza
percorsa
Nell’
esperimento
ALICE
il
tempo
di
volo
non
può
essere
peggiore
dei
100ps
Visto
che
le
schede
FEA
hanno
avuto
origine
in
ALICE
sono
state
oemizzate
per
quesI
valori
Esempio
di
scheda
FEA
(Front
End
Amplifier)
ConIene
3
NINO
ASIC
per
un
totale
di
24
canali
Le
schede
FEA
amplificano
e
discriminano
i
segnali
provenienI
dalle
MRPC:ognuna
conIene
3
NINO
ASIC
ASIC
=ApplicaIon
Specific
Integrated
Crcuit
LVDS=Low
Voltage
DifferenIal
Signal
PCB=Printed
Circuit
Board
STADIO
D’INGRESSO
DELLA
NINO‐ASIC
‐Deve
converIre
la
carica
del
segnale
d’ingresso
nella
larghezza
del
segnale
d’uscita
(Time
over
Threshold‐TOT)
‐Input
differenziali
‐LVDS
output
‐Risposta
veloce
1ns
‐Soglia
di
discriminazione
nel
range
10÷100
fC
‐8
canali
per
ASIC
0.25
μm
per
CMOS
La
configurazione
a
transistor
NMOS
è
di
Ipo
CASCODE
Cioè
è
faWa
da
due
transistor
in
configurazione
a
source
comune
ed
a
gate
comune.
VANTAGGI:
‐ si
ha
una
larga
banda
passante
ed
un’alta
amplificazione
di
tensione
‐ Alta
stabilità
a
radiofrequenza(si
eliminano
oscillazioni
interne
dovute
ad
effeWo
Miller)
‐alIssima
resistenza
d’ingresso(serve
negli
amplificatori
differenziali)
Esempio
di
VME
CRATE
‐
VME
bus
CONCETTO
DI
BUS
Un
BUS
e’
una
struWura
di
interconnessione
tramite
linee
di
comunicazione
che
permeWe
lo
scambio
di
informazioni
tra
varie
unita’
dello
stesso
sistema:
per
esempio
tra
la
CPU,
la
memoria
centrale
e
le
periferiche.
Le
linee
del
BUS
sono
condivise
tra
tue
i
disposiIvi.
Esistono
varie
struWure
di
interconnessione
uIlizzate:
punto‐punto,
anello,
stella.
VME
‐
Versa
Module
Europa
IntrodoWo
da
Motorola,
Mostek
e
SigneIcs
nel
1981
Definito
dall’
IEEE
1014‐1987
standard
Motorola
propose
l’uso
del
VERSA
bus,
ma
gli
altri
partners
dissero
che
le
schede
erano
troppo
grosse,
quindi
si
scelse
il
formato
EUROCARD.
Quindi
si
adoWo’
il
formato
meccanico
EUROCARD
con
lo
standard
eleWrico
VERSA.
Estensioni:
VME64
(1995),
VME64x
(1998),
VME320
(1999).
Il
crate
VME
conIene
21
slot.
Importante
è
il
primo
che
conIene
la
scheda
che
gesIsce
tuWo
il
crate
e
comunica
con
il
calcolatore.
Il
bus
VME
è
diviso
in
4
soWo
bus:
‐DTB
(Data
Transfer
Bus)
ConIene
le
linee
DATI
D0‐
D31,le
linee
indirizzi
A1‐A31,
segnali
controllo
‐AB(ArbitraIon
Bus)
Serve
alle
periferiche
per
prendere
possesso
del
bus
‐PIB(Priority
Interrupt
Bus)
Serve
per
gesIre
7
linee
di
interrupt
‐UB(UIlity
Bus)
Serve
per
linee
di
alimentazione,clock
In
questo
standard
le
periferiche
sono
viste
come
indirizzi
di
memoria
La
struWura
del
bus
è
Master‐Slave
Il
bus
permeWe
trasferimenI
asincroni
:lo
slave
termina
il
ciclo
con
un
acknowledge
quando
ha
finito
il
processo
Si
può
arrivare
a
trasferimenI
di
500
Mega
Byte
al
sec
sfruWando
sia
il
fronte
di
salita
che
di
discesa
del
clock.(come
le
memorie
DDR)
Nel
nostro
caso
nello
slot
1
risiede
il
gestore
del
bus,il
BRIDGE
1718
CAEN
Negli
altri
slot
risiedono
2
TDC
TDC
=Time
Digital
Converter
Nell'ambito
di
questo
esperimento
e
stato
uIlizzato
il
TDC
CAEN
v1190;
il
TDC
CAEN
viene
costruito
nelle
versioni
v1190A
e
v1190B
i
quali
rispeevamente
supportano
128
e
64
canali.
La
camera
MRPC
conIene
24
strips
collegate
ai
PCB
contenenI
3
integraI
NINO
ASIC
ciascuno,
i
quali
generano
24
segnali
LVDS
sia
dal
alto
sinistro
che
dal
lato
destro,
avendo
un
totale
di
48
segnali
LVDS
per
camera.
Il
telescopio
di
MRPC
essendo
cosItuito
da
tre
camere
genera
144
segnali
LVDS.
Per
leggere
tue
i
segnali
uIlizziamo
due
TDC
v1190A/B
avenI
numero
canali
rispeevamente
di
128
e
64.
Hanno
risoluzioni
temporali
di
100
ps
INDIRIZZAMENTO
I
TDC
posI
sul
BUS
VME
sono
visI
come
locazioni
di
memoria.
Il
loro
indirizzo,
a
24
o
32
bit
è
formato
da
un
indirizzo
di
base+indirizzo
relaIvo.
L’indirizzo
base
viene
fissato
da
alcuni
ROTARY
SWITCH
hardware
posI
sulla
scheda
madre
CLOCK
DI
FUNZIONAMENTO
I
TDC
funzionano
con
un
clock
a
40
Mhz
che
può
essere
variato
usando
un
PLL
(Phase
Looked
Loop)interno