Curriculum Vitae et Studiorum Gerardo Pelosi

Transcript

Curriculum Vitae et Studiorum
Gerardo Pelosi
gerardo.pelosi@{unibg.it, polimi.it}
Domicilio Corrente
Via Francesco Denti, 2
I-20133 Milano (MI), Italia
Telefono: +39 02 2665677
Cellulare: +39 339 7120694
Residenza
Via Giambattista Vico, 4
I-75100 Matera (MT), Italia
Telefono: +39 0835 385482
Nazionalità
Italiana
Obblighi militari
Assolti (Servizio Civile Sostitutivo)
Carriera
Febbraio 2010 – Vincitore di un Assegno Di Ricerca (6 mesi) sulla tematica, Architetture per
Occupazione
la protezione della sicurezza e dell’integrità nelle reti, presso l’Università degli
Attuale
Studi di Bergamo; con tematiche di ricerca in Architetture per il controllo
dell’accesso per cloud storage e social networking.
Marzo 2008 –
Occupazione
Attuale
Collaborazione al progetto PrimeLife - Bringing sustainable privacy and identity management to future networks and services (EU Framework Programme
7, ICT-2007.1.4 – number: 216483). Nell’ambito del progetto mi sono occupato di progettare e sviluppare l’applicazione OverEncPrimeLife che implementa politiche per il controllo dell’accesso a dati cifrati in uno scenario di data
outsourcing [T1].
Febbraio 2009 - Vincitore di un Assegno Di Ricerca (12 mesi) sulla tematica, Architetture per il
Gennaio 2010
controllo dell’accesso e per la protezione della sicurezza in Reti Wireless, presso
l’Università degli Studi di Bergamo (PRIN SESAME).
Agosto 2008 Gennaio 2009
Vincitore di un Assegno Di Ricerca (6 mesi) sulla tematica dei Modelli per
il controllo dell’accesso e la gestione di dati cifrati nell’ambito di basi di dati
relazionali, presso l’Università degli Studi di Bergamo.
Giugno 2008 Luglio 2008
Vincitore della selezione pubblica per il conferimento di un incarico di collaborazione (2 mesi) nell’ambito del Progetto di Ricerca d’interesse nazionale (PRIN)
anno 2006: Introduzione di meccanismi di protezione crittografica all’interno di
basi si dati relazionali, presso l’Università degli Studi di Bergamo. Oggetto dell’incarico: progettazione di tecniche per la protezione di politiche di contesti di
data outsourcing.
1
Maggio 2007 Maggio 2008
Vincitore di un Assegno Di Ricerca (12 mesi) nell’ambito del Progetto Quadro
FSE 2006, Id. 410978, presso l’Università degli Studi di Bergamo (S.S.D.
Ing-Inf/05 - Sistemi di Elaborazione delle Informazioni); con un progetto di
ricerca avente come oggetto l’integrazione di servizi crittografici in basi di dati
relazionali.
Marzo 2004 –
Marzo 2007
Vincitore di una borsa di studio (3 anni) finalizzata agli studi di dottorato,
presso il Politecnico di Milano, finanziata da STMicroelectronics (IT).
Marzo 2003 Febbraio 2004
Research Engineer presso i laboratori AST (Agrate Lab Research and Innovation) di STMicroelectronics, Centro Direzionale Colleoni, 20041, Agrate
Brianza, (MI), Italia.
Istruzione e Formazione
24 Maggio 2007 Ph.D. in Information Technology presso il Politecnico di Milano.
Marzo 2004 Febbraio 2007
Studi di Dottorato in Ingegneria dell’Informazione presso il Politecnico di Milano (XIX ciclo). Discussione della tesi: 24 Maggio 2007. Valutazione: Ottimo.
- Titolo Tesi:Algorithms Architectures and Protocols for Public-Key Cryptographic Systems with Innovative and Complex Functionalities: The Case
of IBE and Compact Discrete Logarithm Systems.
Relatore: Prof. Luca Breveglieri.
Marzo 2004 Gennaio 2006
- Titolo Ricerca Minore: Gas Sensor Array Response Analysis by means of
computational intelligence techniques.
Relatore: Prof. Cesare Alippi.
Settembre 2004 ECRYPT Summer School: Elliptic Curves in Cryptography at Ruhr University
of Bochum (Germany).
Dicembre 2003
Abilitazione all’esercizio della professione di Ingegnere (Esame di Stato, Politecnico di Milano, 1ma sessione anno 2003)
Febbraio 2003
Laurea a pieni voti in Ingegneria delle Telecomunicazioni presso il Politecnico
di Milano; discussione tesi in data 20 Febbraio 2003, punteggio finale: 97/100.
Interessi di Ricerca
La mia attività di ricerca è incentrata sui temi della Sicurezza Informatica
e dei Sistemi, dalla progettazione e implementazione efficiente di architetture
hardware per crittosistemi, fino agli aspetti di sicurezza dei sistemi applicativi.
Attualmente la mia attività di ricerca principale verte su argomenti di sicurezza
informatica riguardanti i temi delle basi di dati crittografate e del controllo d’accesso [C1, C7, B1, B2, U1, T1].
In particolare mi sono occupato di modelli per la gestione e la protezione della
politica di accesso ai dati gestiti in outsourcing anche in contesti di social networking, per garantire la confidenzialità e l’accesso selettivo ai dati personali.
La seconda linea di ricerca ha visto la definizione e lo sviluppo di un modello
di indicizzazione dei dati in una base di dati relazionale che consente di garantire la confidenzialità dei dati acceduti e la confidenzialità dell’ access pattern
eseguito durante l’interrogazione (rispetto a terze parti e soprattutto rispetto
al gestore del servizio); cercando di massimizzare le prestazioni del sistema, pur
conservando i dati in formato cifrato, con le chiavi di cifratura sotto il diretto
controllo del proprietario del dato stesso.
Altri interessi di ricerca, portati avanti attivamente comprendono:
− Nel tema della sintesi logica per circuiti combinatori mi sono occupato di algoritmi efficienti per la risoluzione del problema della P-equivalenza oppure
NPN-equivalenza di funzioni Booleane [R1, C10].
− Applicazione dei modelli di programmazione esposti dalle moderne piattaforme
grafiche per l’implementazione efficiente di algoritmi crittografici [C2, C4,
C6], con l’obiettivo di investigare:
1. il grado di parallelismo intrinseco che è possibile estrarre dagli attuali schemi e protocolli crittografici a chiave privata e a chiave
pubblica per applicazioni di cifratura dischi e/o la realizzazione di
acceleratori crittografici per scenari di e-banking o e-commerce in
cui l’utilizzo di un canale sicuro determina un’alta riduzione delle
prestazioni dei server coinvolti, se confrontate con il throughput tecnicamente ottenibile per servizi che coinvolgono un canale sicuro di
comunicazione;
2. il rapporto costo-prestazioni ottenibile dalla riformulazione di vari
algoritmi di breaking su una architettura hardware parallela, con
diverse centinaia di processori.
− Tecniche di attacco Side-Channel a dispositivi crittografici basati su microcontrollore o microprocessore (di rilevanza sempre maggiore sia in ambito
accademico, sia in ambito industriale) [C5, C9, B3, T2, T3, U2–U5]:
1. tramite l’iniezione intenzionale di guasti nella computazione, ossia
riducendo il livello di alimentazione del dispositivo (Low-Voltage Attacks); casi di studio: ARM-9, con implementazione software degli
algoritmi standard AES ed RSA.
2. tramite analisi di segnale per l’elaborazione dei dati misurati per
condurre attacchi differenziali in potenza (DPA). Gli attacchi di tipo
DPA, in modo non-invasivo, analizzano il profilo del consumo elettrico del dispositivo e tramite modelli del consumo di potenza legati
al particolare algoritmo eseguito e a tecniche statistiche sui dati in
input, inferiscono il valore delle chiavi crittografiche impiegate dal
particolare algoritmo eseguito, sfruttando le informazioni ricavabili
dal consumo di potenza dinamica esibito dal dispositivo sottostante.
− Architetture hardware e ottimizzazione [R2, R3, R4, C8, C12, C14, C15, C16,
T4, T6] software per algoritmi crittografici innovativi e computazionalmente intensivi come i sistemi basati su curve ellittiche e su funzioni
di pairing. La ricerca si è focalizzata sullo studio di implementazioni
software volte a ottimizzare i tempi di calcolo su dispositivi embedded
con risorse limitate (smart-card), e la progettazione di architetture hardware per co-processori crittografici con l’obiettivo di minimizzare latenza
e area del dispositivo tramite prototipazione su FPGA; nonché lo studio
di protocolli innovativi identity-based che, facendo uso delle funzionalità
specifiche di tali crittosistemi, permettono di semplificare le operazioni di
autenticazione e controllo d’accesso [P1–P6].
Attività Didattica
Seminari Didattici per corsi di Laurea triennale (LT) e di laurea specialistica
(LS), presso il Politecnico di Milano (POLIMI) e presso l’ Università degli
Studi di Bergamo (UNIBG), per le facoltà di Ingegneria.
AA 2009/2010
POLIMI - LS: Esercitatore, Algebra & Logica II, 8 ore di didattica
frontale (Prof. A. Cherubini).
POLIMI - LT: Esercitatore, Informatica III, 20 ore di didattica
frontale (Prof. G. Agosta).
Esercitatore, Fondamenti di Informatica, 34 ore di didattica frontale
(Prof. D. M. Braga).
UNIBG - LS: Esercitatore, Sicurezza dei Sistemi Informatici, 8 ore
di didattica frontale (Prof. S. Paraboschi).
UNIBG - LT: Esercitatore, Fondamenti di Informatica, 40 ore di
didattica frontale, (Prof. G. Psaila).
AA 2008/2009
Esercitatore, Fondamenti di Informatica, 34 ore di didattica frontale
UNIBG - LT: Esercitatore, Informatica, 40 ore di didattica frontale
(Prof. V. Moriggia).
AA 2007/2008
Esercitatore, Informatica II, 40 ore di didattica frontale (Prof.
L. Breveglieri).
Esercitatore, Informatica I, 32 ore di didattica frontale (Prof. D.
M. Braga).
UNIBG - LT: Esercitatore, Applicazioni Internet A, 8 ore di didattica frontale (Prof. A. S. Campi).
Esercitatore, Informatica, 32 ore di didattica frontale (Prof. V.
Moriggia).
AA 2006/2007
Esercitatore, Fondamenti di Crittografia, 20 ore di didattica frontale
(Prof. A. Cherubini, Prof. L. Breveglieri), Campus Como.
POLIMI - LT: Esercitatore, Informatica I, 30 ore di didattica frontale
Esercitatore, Informatica II, 40 ore di didattica frontale (Prof.
L. Breveglieri).
AA 2005/2006
Esercitatore, Algoritmi e Architetture per Sistemi Crittografici,
8 ore di didattica frontale (Prof. G. M. Bertoni).
AA 2004/2005
(Prof. L. Breveglieri).
Responsabile di Laboratorio, Informatica II, 36 ore (Prof. L.
Lavazza).
AA 2003/2004
POLIMI - LT: Responsabile di Laboratorio, Informatica II, 48 ore
(Prof. L. Lavazza).
Co-relatore:
– 4 tesi di laurea specialistica presso il Politecnico di Milano (Ingegneria Informatica e Ingegneria delle Telecomunicazioni); 1 tesi di
laurea specialistica presso l’Università degli Studi di Bergamo (Ingegneria Informatica); 1 tesi di laurea specialistica presso l’Università dell’ Insubria (Facoltà di Matematica), Como, su argomenti di
approfondimento teorici e implementativi in ambito di crittografia.
– 10 tesi di primo livello in Ingegneria Informatica presso il Politecnico
di Milano; 1 tesi di primo livello presso l’Università degli Studi di
Bergamo (Ingegneria Informatica).
Attività Di Servizio
Membro del Comitato di Programma delle seguenti conferenze:
– 4rd International Conference on Network and System Security
(NSS 2010), September 1-3, 2010, Melbourne, Australia.
– International Conference on Security and Cryptography
(SECRYPT 2010), July 26-28, 2010, Athens, Greece.
– 4th Workshop on Information Security Theory and Practice
(WISTP 2010), April 12-14, 2010, Passau, Germany.
– 4th International Workshop on Flexible Database and Information System Technology, (FlexDBIST-09), August 31-September 4, 2009, Linz,
Austria.
Revisore per le seguenti riviste e conferenze internazionali:
– The 30th International Conference on Distributed Computing Systems
(ICDCS 2010).
– 14th International Conference Financial Cryptography and Data Security (FC 2010).
– International Journal of Network Security
(IJNS 2010, IJNS 2009, IJNS 2008).
– IEEE Transactions on Industrial Informatics
(IEEE Industrial Electronics Society - TII 2010).
– ACM Conference on Computer and Security Conference
(CCS 2009, CCS 2008).
– The ACM Cloud Computing Security Workshop (CCSW 2009).
– Cryptographic Hardware and Embedded Systems
(CHES 2009, CHES 2007, CHES 2005, CHES 2004).
– Annual Computer Security Applications Conference (ACSAC 2009).
– IEEE International Conference on Communications (ICC 2009).
– ACM Transactions on Information and System Security (TISSEC 2009).
– IEEE Transaction on Computer (IEEE TOC 2008, IEEE TOC 2005).
– Journal of Systems and Software (JSS 2008).
– International Workshop on the Arithmetic of Finite Fields
(WAIFI 2008).
– Design Automation and Test in Europe (DATE 2006).
Competenze tecniche
− Programmazione C, C++, Java, Python, Matlab; sviluppo software per
Windows e Linux.
− Competenza nella progettazione e sviluppo di soluzioni per il controlllo dell’accesso in sistemi relazionali di basi di dati.
− Competenza nella programmazione di librerie software per piattaforme di calcolo general-purpose e dispositivi embedded come smart card. Esperienza
di progettazione di architetture hardware special-purpose (co-processori
crittografici) dalla progettazione e valutazione ad alto livello sino alla
corrispondente implementazione su dispostivi FPGA.
− Competenza nell’implementazione sicura di cifrari simmetrici e a chiave pubblica (RSA, DSA, Elliptic Curve Cryptosystems, Identity Based Cryptosystems, XTR).
− Competenza nelle principali metodologie di attacco side-channel, incluse tecniche di crittanalisi lineare e differenziale.
− Conoscenza dei principali strumenti per la progettazione e simulazione di
dispositivi hardware (Mentor ModelSim, Synopsys Design Compiler).
− Conoscenza dei linguaggi di descrizione HW (VHDL, Verilog).
Elenco delle Pubblicazioni
Pubblicazioni su Riviste Scientifiche Internazionali con Comitato di Revisione
R1 Giovanni Agosta, Francesco Bruschi, Gerardo Pelosi and Donatella Sciuto, A Transform-Parametric Approach To Boolean Matching,
IEEE Transaction On Computer-Aided Design Of Integrated Circuits And
Systems, June 2009, Vol 28, No. 6, ITCSDI (ISSN 0278-0070) (Extended
version of [C10]).
R2 Guido M. Bertoni, Luca Breveglieri, Liqun Chen, Pasqualina Fragneto,
Keith A. Harrison, Gerardo Pelosi, A Pairing SW Implementation for
Smart-Cards, Journal of Systems and Software (JSS), Volume 81, Issue 7,
July 2008, pages 1240–1247, Elsevier (Extended version of [C14]).
R3 Guido M. Bertoni, Luca Breveglieri, Pasqualina Fragneto and Gerardo Pelosi,
Parallel Hardware Architectures for the Cryptographic Tate Pairing, International Journal of Network Security (IJNS) Vol. 7(1), 2008, pp. 32–38
(Extended version of [C15]).
R4 Giovanni Agosta, Luca Breveglieri, Gerardo Pelosi and Martino Sykora, Programming Highly Parallel Reconfigurable Architectures for Symmetric and Asymmetric Cryptographic Applications, Journal of Computers
(JCP), Issue 9, Vol. 2, November 2007, Academy Publisher (Extended
version of [C12]).
Contributi su Libri
B1 Gerardo Pelosi, Secure Audit Logs, contribution to Encyclopedia of Cryptography and Security (2nd ed.), Springer-Verlang, Editors-in-Chief: Henk
C.A. van Tilborg and Sushil Jajodia; [submitted, accepted for publication].
B2 Gerardo Pelosi, Secure Database Index, contribution to Encyclopedia of
Cryptography and Security (2nd ed.), Springer-Verlang, Editors-in-Chief:
Henk C.A. van Tilborg and Sushil Jajodia; [submitted, accepted for
publication].
B3 A. Barenghi, G. Bertoni, L. Breveglieri, M. Pellicioli, Gerardo Pelosi,
Fault Attacks to Cryptoalgorithms with Low Cost Injection Technologies,
chapter for an edited volume of Springer-Verlag’s Information Security
and Cryptography Series on Fault Analysis in Cryptography, Editors: M.
Joye and M. Tunstall. [accepted for publication].
Pubblicazioni su Atti di Conferenze Scientifiche Internazionali con Comitato di Revisione
C1 Sabrina De Capitani di Vimercati, Sara Foresti, Sushil Jajodia, Stefano
Paraboschi, Gerardo Pelosi, Pierangela Samarati, Encryption-based Policy Enforcement for Cloud Storage, ICDCS Workshop on Security and Privacy in Cloud Computing (ICDCS-SPCC 2010): June 21–25, 2010, Genoa,
Italy, IEEE Computer Society. [in press/accepted for publication].
C2 Giovanni Agosta, Alessandro Barenghi, Fabrizio De Santis and
Gerardo Pelosi, Record Setting Software Implementation of DES Using
CUDA, In Proceedings of the First International Symposium on Information Security and Privacy (ISISP 2010), Las Vegas, Nevada, USA, 12–14
April 2010, IEEE [in press/accepted for publication].
C3 Gerardo Pelosi, Giuseppe Psaila SMaC: Spatial Map Caching Technique
for Mobile Devices, ACM Symposium on Applied Computing, Track on:
Information Access and Retrieval, IAR-SAC 2010, Sierre, Switzerland, 21–
26 March 2010, ACM publisher.
C4 Giovanni Agosta, Alessandro Barenghi, Fabrizio De Santis, Andrea Di Biagio, Gerardo Pelosi, Fast Disk Encryption Through GPGPU Acceleration, 10-th International Conference on Parallel and Distributed Computing, Applications and Technologies, PDCAT 2009, Hiroshima, Japan,
8–11 December 2009, DOI 10.1109, IEEE Computer Society 2009.
C5 Alessandro Barenghi, Guido M. Bertoni, Emanuele Parrinello,
Gerardo Pelosi, Low Voltage Fault Attacks on the RSA Cryptosystem,
in Proceedings of the 6-th International Workshop on Fault Diagnosis
and Tolerance in Cryptography (FDTC 2009), Lausanne, Switzerland,
September 6, 2009, IEEE Computer Society Press.
C6 Giovanni Agosta, Alessandro Barenghi, Andrea Di Biagio, Gerardo Pelosi,
Design of a Parallel AES for Graphics Hardware using the CUDA framework, in Proceedings of the International Parallel and Distributed Processing Symposium (IPDPS) 2009, Rome, Italy, May 29, 2009, IEEE Computer Society Press. [Track SSN 2009: 5th International Workshop on
Security in Systems and Networks]
C7 Sabrina De Capitani di Vimercati, Sara Foresti, Sushil Jajodia, Stefano
Paraboschi, Gerardo Pelosi, Pierangela Samarati, Preserving confidentiality of security policies in data outsourcing scenarios, in Proceedings
of the 2008 ACM Workshop on Privacy in the Electronic Society, WPES
2008, Alexandria, Virginia, USA, October 27, 2008, ACM publisher.
C8 Alessandro Barenghi, Guido Bertoni, Luca Breveglieri, Gerardo Pelosi,
A FPGA Coprocessor for the Cryptographic Tate Pairing over Fp , in Proceedings of the 5th International Conference on Information Technology:
New Generations (ITNG 08), Las Vegas, USA, 7–9 April 2008, IEEE-CS.
C9 Giovanni Agosta, Luca Breveglieri, Israel Koren, Gerardo Pelosi, Countermeasures Against Branch Target Buffer Attacks in Proceedings of the
Fourth International Workshop on Fault Diagnosis and Tolerance in Cryptography (FDTC 2007), Vienna, Austria, 10–11 Sep. 2007, IEEE-CS.
C10 Giovanni Agosta, Francesco Bruschi, Gerardo Pelosi and Donatella Sciuto, A unified approach to canonical form-based Boolean Matching in Proceedings of the 44th Design Automation Conference 2007 (DAC07), San
Diego, CA, USA, 4–8 June 2007, ACM 2007 (Extended version [R1]).
C11 Giovanni Agosta, Gerardo Pelosi, A Domain Specific Language for Cryptography, in Proceedings of Forum on specification & Design Languages,
ECSI, (FDL 2007), ISSN 1636-9874, Barcelona, Spain, 18–20 September
2007.
C12 Giovanni Agosta, Luca Breveglieri, Gerardo Pelosi and Martino Sykora, Programming Highly Parallel Reconfigurable Architectures for PublicKey Cryptographic Applications in Proceedings of the Fourth International
Conference on Information Technology: New Generations (ITNG 2007),
Las Vegas, Nevada, USA, 2–4 April 2007, IEEE Computer Society (Extended version [R4]).
C13 Cesare Alippi, Gerardo Pelosi, Manuel Roveri, Computational intelligence techniques to detect toxic gas presence in Proceedings of IEEE International Conference on Computational Intelligence for Measurement
Systems and Applications (CIMSA 2006), La Coruna, Spain, 10–12 July
2006, IEEE Computer Society.
C14 Guido M. Bertoni, Luca Breveglieri, Liqun Chen, Pasqualina Fragneto,
Keith A. Harrison, Gerardo Pelosi, A Pairing SW Implementation for
Smart-Cards in Proceedings of the Fourth Irish Conference on the Mathematical Foundations of Computer Science and Information Technology,
(MFCSIT’06), Cork, Ireland, 1–5 August 2006 (Extended version [R2]).
C15 Guido M. Bertoni, Luca Breveglieri, Pasqualina Fragneto and
Gerardo Pelosi, Parallel Hardware Architectures for the Cryptographic
Tate Pairing in Proceedings of the Third International Conference on Information Technology: New Generations (ITNG 2006), Las Vegas, NV,
USA, 10–12 April 2006, IEEE Computer Society (extended version [R3]).
C16 Guido M. Bertoni, Luca Breveglieri, Pasqualina Fragneto, Gerardo Pelosi
and Luigi Sportiello, Software Implementation of Tate Pairing over GF(2m )
in Proceedings of Design Automation and Test in Europe: Designers’Forum (DATE 2006), Munich, Germany, 6–10 March 2006, European Design
and Automation Association.
Brevetti Europei con Estensione Internazionale
In collaborazione con la Divisione AST di STMicroelectronics ad Agrate, Milano
(IT), e i laboratori Hewlett-Packard di Bristol (UK).
Oggetto dei brevetti è la definizione, progettazione e/o ottimizzazione di protocolli crittografici per applicazioni specifiche.1
P1 Guido M. Bertoni, Pasqualina Fragneto, Gerardo Pelosi, Roberto V. Sannino, Fabio Sozzani, A Message deciphering method.
European Patent Office Information:
Patent’s applicant: STMicroelectronics Srl (IT).
Number: EP1548976(B1), Publication date: 2007-08-22
(European patent specification - Granted Patent)
Number: US2005169464(A1), Publication date: 2005-08-04
(European patent application published with European search report)
P2 Guido M. Bertoni, Liqun Chen, Pasqualina Fragneto, Keith A. Harrison,
Gerardo Pelosi, Improvements in the use of bilinear mappings in cryptographic applications.
Patent’s applicant: Hewlett-Packard Development Co. (US) and
STMicroelectronics Srl (IT).
Number: EP1675300(B1), Publication date: 2008-10-01
(European patent specification - Granted Patent)
P3 Guido M. Bertoni, Pasqualina Fragneto, Gerardo Pelosi, Roberto V. Sannino, Fabio Sozzani, Method for establishing an encrypted communication
by means of keys.
Number: EP1519530(A1), Publication date: 2005-03-30
(European patent application published with European search report);
Number: US7620186(B2), Publication date: 2009-11-17
(New European patent specification - Amended Specification - Granted Patent)
1
I brevetti europei sono oggetto di revisione per originalità e contenuto tecnico, rispetto
alla letteratura scientifica di settore e altri brevetti.
P4 Guido M. Bertoni, Pasqualina Fragneto, Andrew Marsh, Gerardo Pelosi,
Computation of a modular multiplication with an electronic circuit.
Patent’s applicant: ST Microelectronics Srl (IT), ST Microelectronics Ltd (GB).
P5 Guido M. Bertoni, Liqun Chen, Pasqualina Fragneto, Keith A. Harrison,
Gerardo Pelosi, Method of processing information to be confidentially
transmitted.
P6 Guido M. Bertoni, Pasqualina Fragneto, Gerardo Pelosi, Roberto V. Sannino, Fabio Sozzani, Method for establishing a communication between two
devices.
Presentazioni su Invito
I1 Gerardo Pelosi, Parallel Hardware for the Computation of Pairings, Securing Cyberspace: Applications and Foundations of Cryptography and
Computer Security, December 4 – 8, 2006, held at Institute for Pure and
Applied Mathematics (IPAM) University of California, Los Angeles, CA,
USA.
Rapporti Tecnici
T1 Gerardo Pelosi, Pierangela Samarati, Tools on Access Control Mechanisms, PrimeLife - Bringing sustainable privacy and identity management
to future networks and services. EU Framework Programme 7, ICT2007.1.4 – ref. 216483, report H.2.4, September 2009.
T2 Alessandro Barenghi, Guido Bertoni, Luca Breveglieri, Mauro Pellicioli,
Gerardo Pelosi, Low Voltage Fault Attacks to AES and RSA on General Purpose Processors, International Association for Cryptologic Research
(IACR) – Cryptology ePrint Archive, Report 2010/130, 2010,
http://eprint.iacr.org/
T3 Giovanni Agosta, Gerardo Pelosi, Countermeasures for the Simple Branch
Prediction Analysis, International Association for Cryptologic Research
(IACR) – Cryptology ePrint Archive, http://eprint.iacr.org/2006/482.pdf,
December 2006.
T4 Gerardo Pelosi, Algorithms Architectures and Protocols for Public-Key
Cryptographic Systems with Innovative and Complex Functionalities: The
Case of IBE and Compact Discrete Logarithm Systems, Ph.D. Thesis in
Information Technology, Politecnico di Milano, May 2007.
T5 Gerardo Pelosi, Gas Sensor Array Response Analysis by means of computational intelligence techniques. Technical Report n. 2006.17, January
2006, Politecnico di Milano, Italy.
T6 Gerardo Pelosi, Crittografia basata su curve ellittiche in aritmetica modulare: studio di fattibilità, ottimizzazione e realizzazione software per smart
card. Tesi di Laurea vecchio ordinamento (5 anni), Politecnico di Milano,
Febbraio 2003.
Elenco delle Pubblicazioni Recentemente Sottomesse
U1 Sabrina De Capitani di Vimercati, Sara Foresti, Stefano Paraboschi,
Gerardo Pelosi, Pierangela Samarati, Shuffle Index: Efficient and Private Access to Outsourced Data, for consideration of 36th International Conference on Very Large Data Bases (VLBD 2010): Sep
13–17, 2010, Singapore, Proceedings of VLDB Endowment, VLDB Endowment Publisher.
U2 Alessandro Barenghi, Gerardo Pelosi, Yannik Teglia, Improving Differential Power Attack Through Filtering, for consideration of Cryptographic Hardware and Embedded Systems (CHES 2010): August
17–20, 2010, Santa Barbara, California, USA, Lecture Notes in Computer
Science, Springer.
U3 Alessandro Barenghi, Guido M. Bertoni, Luca Breveglieri, Mauro Pellicioli,
Gerardo Pelosi, Low Voltage Fault Attacks to AES, for consideration
of IEEE International Symposium on Hardware-Oriented Security and Trust (HOST 2010), June 13-14, 2010, Anaheim, California,
USA, IEEE Computer Society.
U4 Alessandro Barenghi, Luca Breveglieri, Israel Koren, Gerardo Pelosi,
Francesco Regazzoni, Low Cost Software Countermeasures Against Fault
Attacks: Implementation and Performances Trade Offs, for consideration of IEEE International Symposium on Hardware-Oriented
Security and Trust (HOST 2010), June 13-14, 2010, Anaheim, California, USA, IEEE Computer Society.
U5 Alessandro Barenghi, Guido M. Bertoni, Mauro Pellicioli, Gerardo Pelosi,
Attack to Software Implementations of AES with Single-Bit Induced Faults,
for consideration of The 7th Workshop on Fault Diagnosis and
Tolerance in Cryptography (FDTC 2010), August 21, 2010, Santa
Barbara, California, USA, IEEE Computer Society.
Milano, 7 Aprile 2010
Firma
Gerardo Pelosi
Autorizzo il trattamento dei dati personali precedentemente riportati ai sensi della normativa vigente
(Dlgs 196/2003 e successive modificazioni e/o integrazioni).

Curriculum Vitae et Studiorum Gerardo Pelosi

Transcript

Documenti analoghi

gentiloni riceve alla farnesina nancy pelosi

Leggi l`articolo in formato pdf

Scarica "Grand Hotel Telese - Telese Terme (BN

Pasta di Gragnano "Gerardo di Nola"

la raccolta: un grande blend a bacca bianca delle cantine del notaio

Harvard Business Review

Presentazione standard di PowerPoint

scheda OLIMPICHE_19 maggio

™JACOPO