Soluzione del compito di Complementi di Elettronica II 9

Soluzione del compito di Complementi di Elettronica II
9 Settembre 2003
1. I contributi in oggetto possono essere stimati come:
Cparallel−plate = ²ox Wl l/tF O ' 69.1 · l pF/m
Cf ringing = ²ox l2π/ ln(4tF O /Hl ) ' 312 · l pF/m
Csidewall = ²ox lHl /Sl ' 34.5 · l pF/m
Sostituendo i valori dei parametri la capacità per unità di lunghezza della linea risulta pari a:
Clinea /l = (Cpar.−plate + Cf ringing + 2Csidewall )/l = 8.85 · 10−12 · 3.9 · (2 + 9.1 + 2) ' 451 pF/m
, ed è quindi largamente dominata dal contributo di fringing. Quello di sidewall, benchè piccolo
non è comunque del tutto trascurabile.
2. La capacità e la resistenza totale di ciascuna linea valgono: Clinea ' 67.7 fF, Rlinea = 150 Ω.
Nel modello a T abbiamo RT = 75 Ω, CT = 67.7 fF; in quello a π abbiamo invece Rπ = 150 Ω,
Cπ = 33.9 fF.
3. Nel caso VG = 0 V il transistore è spento e dunque Ref f,0 = ∞. Nel caso VG = VDD il transitorio di
salita parte da VB = 0 V e termina per VB = VDD − VT . Per tutta la sua durata il transistore opera
in regione di saturazione. Assumendo che il transitorio si esaurisca per VB = 0.9(VDD −VT ) ' 1.8 V
la resistenza efficace vale dunque :
Ref f,VDD =
Z 1.8V
dVB
0
IM 41
=
2
βM 41
µ
1
VDD − VT N
1
−
− 1.8V
VDD − VT N
¶
Sostituendo i valori numerici (βM 41 = KP ·WM 41 /LM 41 ' 120·50/0.5 ' 12·10−3 µA/V 2 ) otteniamo
Ref f,VDD ' 750Ω.
4. Vista la topologia a π del circuito equivalente dei transistori risulta conveniente adottare la medesima topologia anche per il circuito equivalente delle linee. I transistori spenti (tutti tranne M41)
contribuiscono al circuito equivalente solo attraverso le proprie capacità di giunzione. Tra queste
occorre considerare solo quelle connesse ai nodi A e B. Indicando con CJB = CJ WMij LS/D '
7 · 50 · 0.5 ' 175 fF il valore di capacità di una giunzione S/B o D/B, otteniamo il circuito equivalente di figura.
Il ritardo di propagazione può ora essere stimato ricorrendo alle formule di Elmore:
tY = R1 · CY + Ref f,M 41 · (CB + CY ) + R4 · (CA + CB + CY )
dove
CA = C4 + CJB (M 41) + CJB (M 42) + CJB (M 43) ' 3.13 + 3 · 0.175 ' 559 f F
CB = C1 + CJB (M 41) + CJB (M 31) + CJB (M 21) ' 3.13 + 3 · 0.175 ' 559 f F
CY = C1 + CL ' 3.13 + 0.4 ' 431 f F
C1 = C4 = Clinea /2 ' 33.9 fF. Sostituendo i valori dei parametri otteniamo tY = 65 ps + 740 ps +
R4
C3
CM31
CM31
RM31
CM43
RM43
CM43
R3
C3
CL
231 ps ' 1.04 ns.
RM41
R1
Y
X
CM41
C1
C1
CL
RM32
CM32
CM32
C2
CL
R2
C2
RM21
CM42
RM42
CM21
CM41
B
CM21
C4
CM42
C4
A
5. Come visto a lezione il circuito può essere utilizzato come matrice di interconnessione programmabile
per FPGA.