Memorie elettroniche
Transcript
Memorie elettroniche
62 Memorie elettroniche Le memorie elettroniche sono dispositivi che immagazzinano informazioni sotto forma di codici binari. I dati memorizzati possono essere scritti (write) e letti (read) in base alle necessità del sistema di cui la memoria fa parte. Le struttura di una generica memoria è costituita da: ● ● Fig. 1. Struttura di memoria. celle di memoria: sono circuiti capaci di memorizzare un solo bit (latch); locazioni di memoria: sono insiemi di celle che memorizzano un’intera parola binaria. La struttura tipica di una locazione è il byte = 8 bit (formato del carattere in codice ASCII). Nella figura 2 è riportata la configurazione di una cella di memoria, in cui si evidenziano le componenti essenziali: ● ● ● ● ● elemento di immagazzinamento: è un latch D; linea d’indirizzamento: l’ingresso SEL permette di abilitare la specifica cella; linea di selezione dell’azione: l’ingresso R/W permette di specificare se si procede a una lettura del dato immagazzinato (R) o alla scrittura di un bit in memoria ( W ); segnale d’ingresso: se è stata selezionata la scrittura portando alto l’ingresso R/ W , il latch immagazzina lo stato logico presente sulla linea U; segnale d’uscita: se è stata selezionata la lettura portando basso l’ingresso R/ W , il latch fornisce lo stato logico immagazzinato, inviandolo sulla linea Y. Fig. 2. Struttura di una cella di memoria. Se la memoria è organizzata in locazioni (cioè insiemi di celle), ciascuna delle celle della locazione ha ingressi e uscite separati dalle altre, mentre i segnali SEL e R/W sono comuni a tutte le celle, in modo che la lettura e la scrittura avvengano per parole anziché per singoli bit. 1. Parametri delle memorie I parametri caratteristici delle memorie sono: ● velocità: indica il numero di operazioni (lettura e/o scrittura) che possono essere compiute nell’unità di tempo. Tale parametro viene dedotto dai grafici temporali che ogni produttore indica nei propri data sheet (figg. 3 e 4); i tempi fondamentali, evidenziati nelle figure, sono: – tacc tempo di accesso: è il tempo che intercorre tra l’istante in cui l’indirizzo è stabile e l’instante in cui i dati sono posti in uscita (lettura) o collocati nelle rispettive locazioni (scrittura); www. cal der i ni . i t EDI ZI ONICALDERI NI 62 – Memorie elettroniche Fig. 3. Diagramma temporale in fase di lettura. ● ● Fig. 5. Struttura a matrice. ● Fig. 4. Diagramma temporale in fase di scrittura. – tce tempo di abilitazione: è il tempo che intercorre tra l’istante in cui il dispositivo è abilitato (chip-enable) e l’istante in cui i dati sono posti in uscita (lettura) o immagazzinati stabilmente nelle celle (scrittura); tensione di alimentazione: è la tensione che deve essere applicata al dispositivo, in genere 5 V; capacità: indica il numero di celle o di locazioni di memoria elementari contenute nel dispositivo. In questo senso, occorre distinguere tra: – capacità logica: è il numero di locazioni che costituiscono il magazzino (banco) di memoria necessario al funzionamento di un dispositivo; – capacità fisica: per ottenere uno o più banchi di memoria si deve ricorrere a circuiti integrati (chip), disponibili in commercio con capacità standard e organizzazione per parole (word). È evidente che, per ottenere la capacità desiderata, si debbono collegare tra loro in modo opportuno più chip. indirizzamento: per localizzare una singola locazione in un banco di memoria, è necessario formulare un indirizzo. Ricordando che il decoder è un dispositivo che presenta n ingressi e 2n uscite e, in corrispondenza di una combinazione binaria applicata agli n ingressi, attiva una e una sola delle 2n uscite, si comprende che l’indirizzamento di una locazione può avvenire applicando una combinazione binaria (indirizzo) all’ingresso di un decoder, le cui uscite sono collegate una a ciascuno degli ingressi SEL delle locazioni. Nella figura 5 è riportata una memoria con struttura a matrice, nella quale la localizzazione delle singole locazioni avviene mediante un doppio indirizza- www. cal der i ni . i t EDI ZI ONICALDERI NI 62 – Memorie elettroniche mento (riga – colonna), attraverso una coppia di decoder; il legame tra il numero di bit della parola d’indirizzamento e il numero di celle indirizzabili tuttavia non cambia qualunque sia l’organizzazione interna della memoria. Si comprende quindi che se un chip o un banco di memoria contiene m locazioni, il numero n di bit della parola binaria d’indirizzamento è: n log2 m. Viceversa, se n è il numero di bit dell’indirizzo, si possono indirizzare: m 2n ● locazioni e se ogni locazione comprende b bit, la capacità in bit della memoria è: C 2n b; organizzazione: è la struttura secondo la quale sono disposte le celle elementari nelle locazioni. Risulta essere data da: org Clocazioni X n° bitlocazione con: Clocazione la capacità di ogni locazione; no bitlocazione il no di bit di ogni locazione. 2. Classificazione delle memorie Le memorie possono essere classificate in base al modo con cui si accede a una singola cella o a una locazione: ● Fig. 6. Accesso diretto. ● ● memorie ad accesso diretto (fig. 6): sono organizzate in modo che il contenuto di una generica locazione può essere letto o scritto con un tempo di accesso standard, indipendentemente dalla sua collocazione all’interno della memoria (banco o chip). Tale accesso viene anche definito casuale o random; da questo il nome di RAM (Random Access Memory) dato a queste memorie; memorie ad accesso sequenziale (fig. 7): i dati memorizzati possono essere letti, in uscita, uno alla volta, in maniera sequenziale (uno dopo l’altro); memorie ad accesso implicito (fig. 8): l’accesso ai dati avviene sempre in maniera diretta, ma senza la necessità di conoscere l’indirizzo, in quanto l’accesso può avvenire solo per quel tipo di indirizzo. Una ulteriore classificazione utilizzata per le memorie ad accesso diretto, è: Fig. 7. Accesso sequenziale. ● ● memoria a lettura/scrittura: RAM; memoria a sola lettura: ROM; queste memorie, che vengono scritte una sola volta e in seguito soltanto lette non dispongono, come è ovvio, dell’ingresso R/ W . Fig. 8. Accesso implicito. www. cal der i ni . i t EDI ZI ONICALDERI NI Esercizi ■ 62 Memorie elettroniche Esercizio 1 Data la disposizione matriciale nella figura 9, si determini l’indirizzo per accedere alla locazione di memoria 7. La locazione 7 è individuata dalle coordinate: ● ● riga 0 1; colonna 1 1. Pertanto l’indirizzo è il seguente: 0 1 1 1. Fig. 9. ■ Esercizio 2 Si determini la capacità di una memoria ad accesso casuale avente i seguenti dati: ● ● numero indirizzi n 8; locazione 1 byte. Il numero di bit della locazione è 8 (8 bit 1 byte), per cui C 2n m 28 8 2048 bit 256 byte. ■ Esercizio 3 Si determini il numero di locazioni per una memoria avente capacità 128 Kbit e organizzata con locazioni da 1 byte. Il numero di locazioni si ricava dividendo la capacità totale per la capacità di ogni locazione: 12 8000 C 16 000 16 Kbit. n° localizzazioni 1 byte 8 L’organizzazione della memoria risulta essere: org 16 K X 8. www. cal der i ni . i t EDI ZI ONICALDERI NI Memorie commerciali 1. RAM Le memorie tipo RAM (Random Access Memory) sono del tipo lettura/scrittura, cioè è possibile leggere o memorizzare dei dati. Qui di seguito sono elencate le principali tipologie di memorie appartenenti alla famiglia RAM: SRAM Le memorie tipo SRAM (Static Random Access Memory) hanno come singola cella di memoria un solo flip-flop tipo D, e consentono la memorizzazione dei dati fino che il circuito è alimentato. Eliminata l’alimentazione, i dati si perdono; per questo motivo tali memorie vengono definite volatili. DRAM In queste memorie (Dinamic Random Access Memory) viene utilizzato come elemento di memorizzazione un condensatore (realizzato con un componente attivo) che viene caricato al livello di tensione relativo allo stato alto. Poiché i condensatori tendono naturalmente a scaricarsi, è necessario prevedere periodicamente la ricarica degli stessi tramite l’operazione di refresh. SDRAM Il problema fondamentale delle memorie è la lentezza di trasferimento e memorizzazione dei dati, per questo motivo sono state sviluppate delle RAM dinamiche tipo SDRAM (syncronus DRAM) che trasferiscono i dati secondo un clock di sincronismo tra CPU e memoria. Possono funzionare fino alla frequenza di 66 MHz pari a 66 Mbits (milioni di bit / secondo). DIMM La soglia dei 66 MHz viene superata, in queste memorie DIMM (Dual-in-Memory-Module) raddoppiando il numero di piedini (e quindi di indirizzo), disponendoli su entrambe le facce dell’integrato. Possono funzionare fino a 100 Mbits. DDR-SDRAM È possibile aumentare la frequenza di lavoro fino a 200 Mbits, sfruttando un semplice principio: poiché le normali SDRAM vengono fatte funzionare su un solo fronte di clock (o di salita o di discesa), nelle memorie DDR-SDRAM (doubledata-rate SDRAM) viene sfruttato sia il fronte di salita sia quello di discesa. 2. ROM e RMM Le memorie tipo ROM (Read Only Memory) sono dei dispositivi di memorizzazione a sola lettura. www. cal der i ni . i t EDI ZI ONICALDERI NI 63 – Memorie commerciali Nelle vere e proprie ROM, i dati da leggere sono stati precedentemente memorizzati da parte del costruttore in fase di progettazione e realizzazione del dispositivo. Della famiglia ROM fanno parte tuttavia parte anche memorie più specificamente definite RMM (Read Mostly Memories), che sono utilizzate prevalentemente per la lettura di dati immagazzinati, ma la scrittura può essere fatta dall’utente, mediante appositi dispositivi di memorizzazione (programmatori) o direttamente sul circuito di lavoro. Qui di seguito sono elencate le principali tipologie di memorie appartenenti alla famiglia ROM ed RMM. PROM Le ROM impongono di conoscere a priori (in fase di costruzione), le informazioni da memorizzare. È possibile ovviare a tale procedura utilizzando memorie tipo PROM (programmable ROM), che, tramite un programmatore, possono essere programmate dall’utente che le acquista prive di dati. I dati memorizzati non possono essere in seguito cancellati. EPROM Le memorie EPROM (Erasable PROM) sono particolari PROM nelle quali è possibile la cancellazione globale e l’eventuale riprogrammazione. La fase di cancellazione può avvenire esponendo il dispositivo all’azione dei raggi UV per un tempo medio di 20 minuti. La cancellazione non è selettiva ma è globale. EEPROM o E2PROM Nelle EEPROM (Electricaly Erasable PROM) la cancellazione dei dati avviene in modo selettivo tramite degli impulsi elettrici. La frequente azione di cancellazione e scrittura deteriora molto velocemente il dispositivo, pertanto in questi casi è possibile utilizzare al loro posto una SHADOW-RAM o NOVRAM (No-volatile-RAM). In questo dispositivo sono presenti una RAM dotata di batteria tampone e una EEPROM. Componente commerciale: RAM 6167 Fig. 1. SRAM 6167. Il circuito integrato 6167 della IDT (Integrated Device Te-cnology) è una SRAM di capacità 16384 bit con organizzazione tipo 16K X 1. I diagrammi temporali di lettura e scrittura sono rappresentati nelle figure 4 e 5. Fig. 2. Piedinatura della SRAM 6167. www. cal der i ni . i t EDI ZI ONICALDERI NI 63 – Memorie commerciali Fig. 3. Schema logico della SRAM 6167. Fig. 4. Diagramma temporale di lettura. Fig. 5. Diagramma temporale di scrittura. www. cal der i ni . i t EDI ZI ONICALDERI NI