Chapter 6 - ICAR

Logic and Computer Design Fundamentals
Chapter 6 – Selected
Design Topics
Part 4 – Programmable Implementation
Technologies
Charles Kime & Thomas Kaminski
© 2008 Pearson Education, Inc.
(Hyperlinks are active in View Show mode)
Logica Programmabile
 A differenza dei circuiti integrati non
successivamente modificabili i PLD (
Programmable Logic Devices) sono collezioni di
strutture che possono implementare differenti
funzioni logiche
• ROM (Read-Only Memory)
• PLA
(Programmable Logic Array)
• PAL® (Programmable Array Logic)
 Sono vantaggiosi per dispositivi con quantità ridotte
 Devono essere programmati
 Implementano differenti progetti con volume ridotto
Chapter 6 - Part 4
2
Logica Programmabile


Molti dispositivi a Logica Programmabile sono fieldprogrammable, cioè possono essere programmati fuori
dall’ambiente di produzione
La maggior parte dei dispositivi a Logica
Programmabile sono:
•
•

Permettono:
•
•

Cancellabili
Riprogrammabili
Aggiornamento di un dispositivo o correzione di errori
Utilizzare un componente per progetti differenti
Dispositivi a Logica Programmabile possono essere
utilizzati per creazione di di circuiti integrati
•
( Intel Pentium progettato con dispositivi VLSI a Logica
Programmabile.
Chapter 6 - Part 4
3
Tecnologie di Programmazione
 Vengono utilizzate per
• Controllare le connessioni
• Costruire lookup-tables
• Controllare la commutazione di transistors
 Tecnologie adottate
 Mask programming (eseguita direttamente dal produttore
- con opportuni strati di metallizzazione)
 Fuse (si utilizzano diosi fusibili)
 Antifuse (utilizza dielettrici che una volta fusi hanno una
resistenza molto bassa)
 Single-bit storage element ( una cella di memoria pilota un
transistor MOS)
 Floating-Gate ( la carica in un condensatore influenza la
commutazione di un transistor MOS)
Chapter 6 - Part 4
4
ROM
Read Only Memory (ROM) - a fixed array of
AND gates and a programmable array of OR gates
Chapter 6 - Part 4
5
Configurazioni Programmabili
 ROM
 Programmable Array Logic (PAL)®
 Programmable Logic Array (PLA)
 Complex Programmable Logic Device
(CPLD) /Field- Programmable Gate Array
(FPGA)
PAL is a registered trademark of Lattice Semiconductor Corp. Chapter 6 - Part 4
6
PAL e PLA
Chapter 6 - Part 4
7
ROM
Porte AND fissate con 2N uscite
che implementano tutti i
mintermini
Porte OR programmabili con
M uscite per formare fino a M
somme di mintermini.
Chapter 6 - Part 4
8
ROM
Read Only Memory (ROM)
PROM - Memoria a sola lettura programmabile
( e.g. con fusibili)
EPROM - Erasable PROM (e.g. tecnologia di
programmazione floating-gate cancellate tramite
ultravioletto)
EEPROM o E2PROM- PROM cancellabile
elettricamente
Chapter 6 - Part 4
9
Read Only Memory Esempio
 A 8 X 4 ROM (N = 3 input lines, M= 4 output lines)
input (A2,A1,A0) = 101
output is (F3,F2,F1,F0 ) = 1001.
F3=D7+D5+D2=
= A2A1A0+ A2A1’A0+
A2’A1A0’=
A2A0+ A2A0+
A2’A1A0’
A
B
C
D7
D6
D5
D4
A2 D3
D2
A1 D1
A0 D0
X
X
X
X
X
X
X
X
X
F1
F0
X
F3
F2
Chapter 6 - Part 4
10
Programmable Array Logic (PAL)
 PAL è l’opposto di una ROM, con un insieme di AND
programmabili combinati con un insieme fissato di ORs.
 Svantaggi
• La ROM garantisce di implementare qualsiasi funzione con N
ingressi. PAL non fornisce questa garanzia.
 Vantaggi
• Alcuni PAL permettono di avere uscite complementate tramite
funzioni POS
• Permette l’implementazion di circuiti multilevel
Chapter 6 - Part 4
11
Programmable Array Logic Example
 4-input, 3-output PAL
with fixed, 3-input OR
terms
Ciascuna porta ha
10 connessioni
programmabili
I circuiti PAL tipici
hanno 8 ingressi e
8 uscite
Chapter 6 - Part 4
12
Esercizio PAL
W(A,B,C,D)=∑ m(2,12,13)
X(A,B,C,D)= ∑ m(7,8,9,10,11,12,13,14,15)
Y(A,B,C,D)= ∑ m(0,2, 3,4,5,6,7,8,10,11,15)
Z(A,B,C,D)= ∑ m(1,2,8,12,13)
Chapter 6 - Part 4
13
Programmable Logic Array (PLA)
 Sono i dispositi a logica programmabile più
flessibili con la possibilità di programmare le
porte AND e le porte OR
 Vantaggi
• Un PLA può avere un alto numero di ingressi e
uscite per implementare funzioni che risultano poco
pratiche per una ROM
• Tutti i prodotti possono essere connessi alle uscite
superando il limite degli OR nei PAL
• Alcuni PLAs permettono di complementare le uscite
ottenendo POS
Chapter 6 - Part 4
14
Programmable Logic Array (PLA)
 Svantaggi
• Spesso, il numero di AND limita le applicazioni di un
PLA
• E’ necessario ottimizzare le funzioni in
rappresentazioni a due livelli e più uscite per
implementare le funzioni in un PLA
• Non è possibile utilizzare implementazioni
MultiLivello in PLA ( senza ricorrere a connessioni
esterne)
Chapter 6 - Part 4
15
Programmable Logic Array
A
 What are the equations for F1 and F2?
B
 Could the PLA implement the
functions without the XOR gates?
C
X
X
X
X
X
X
X
AB
2
X
BC
3
X
AC
1
X
X
4
X
X
AB
X
C C B B AA
 3-input, 3-output PLA
con 4 termini prodotto
X Fuse intact
Fuse blown
X
0
1
F1
F2
Chapter 6 - Part 4
16
Programmable Logic Array
A
 What are the equations for F1 and F2?
B
 Could the PLA implement the
functions without the XOR gates?
C
X
X
X
X
X
X
X
AB
2
X
BC
3
X
AC
1
X
X
4
X
X
AB
X
C C B B AA
 3-input, 3-output PLA
con 4 termini prodotto
X Fuse intact
Fuse blown
X
0
1
F1
F2
Chapter 6 - Part 4
17
PLA
Chapter 6 - Part 4
18
PLA
Chapter 6 - Part 4
19
Terms of Use
 All (or portions) of this material © 2008 by Pearson
Education, Inc.
 Permission is given to incorporate this material or
adaptations thereof into classroom presentations and
handouts to instructors in courses adopting the latest
edition of Logic and Computer Design Fundamentals as
the course textbook.
 These materials or adaptations thereof are not to be
sold or otherwise offered for consideration.
 This Terms of Use slide or page is to be included within
the original materials or any adaptations thereof.
Chapter 6 - Part 4
20