13 Settembre 2004

Cognome e nome
Matricola
Data
Corso di Laurea
13 Settembre 2004
Telecomunicazioni
Circuiti Elettronici Digitali LA
Parametri tecnologici
n-channel
p-channel
VT O 0.5V
-0.5V
0
2
β
100 µA/V
50 µA/V 2
γ
0.2 V 1/2
0.2 V 1/2
λ
0
0
Cox
4 fF/µm2
4 fF /µm2
Lmin 0.25 µm
0.25 µm
Φ
0.6 V
0.6 V
VDD = 2.5V
Scrivere sempre espressione analitica e valore numerico. Utilizzare f = f r = ff = 0.8 nel
calcolo dei transitori
1. Soluzione domanda 1
A
αS
αS
C
B
αS
αS
D
OUT
C
A
S
S
S
S
D
B
2. Soluzione domanda 2 Nelle ipotesi del testo il circuito è equivalente a un invertitore con il transistore nMOS equivalente con fattore di forma S e quello pMOS con fattore di forma αS. La tensione
di soglia logica si trova uguagliando le espressioni delle correnti in saturazione:
0 S
β 0 αS
βn
(VLT − VT N )2 = p2 (VLT − VDD − VT P )2
2
da cui si ricava
T P )+VT N
VLT = r(VDD +V
q 0 1+r
βp αS
con r =
0 S .
βn
√
VLT = 1.4V → r = 0.5 · α = 1.5 → α ∼
= 4.5
2·CL ·f
TP,LH = β 0 ·Speq = 120ps
p
Speq = Sp /2 = 40 → Sp = 80, Sn ∼
= 18
3. Soluzione domanda 3
(a) CL (buf f er) = 4 · Cin (N 1) = COX · L2 · Sn,N 1 (1 + α(N 1))
α(N 1) = 2/3 → Cin (N 1) = 25f F → CL (buf f er) = 100f F
L
N = ln CCin
=3
L (1/N ) ∼
)
u = ( CCin
= 3.2
Dalla capacità in ingresso Cin si ricava
SN (I1) = 4
(b) T = N · u · tp0
2 ·3·f
tp0 = 2·COXβ·L
= 12ps
0
n
−12
T = 3 · 3 · 12 · 10
= 115ps
(c) Con la configurazione degli ingressi viene caricata e scaricata anche la capacità C L . La potenza
dinamica dissipata è:
2
Pd = VDD
· f · (CT OT + CL )
CT OT = COX · L2 · Sn (I1) · (1 + α) · (u + u2 + u3 ) ∼
= 117f F
Pd = 208µW
(d) Con la configurazione degli ingressi non viene caricata e scaricata anche la capacità C L . La potenza dinamica dissipata è:
2
Pd = VDD
· f · (CT OT )
CT OT = COX · L2 · Sn (I1) · (1 + α) · (u + u2 + u3 ) ∼
= 117f F
Pd = 146µW
4. Soluzione domanda 4 Uguagliando i tempi di carica e scarica per ogni porta logica si ottiene il
valore dei parametri α:
α(P 1) = 2, α(P 2) = 2
Dalla capacità in ingresso Cin (P 1) si ricava il fattore di forma Sn (P 1):
Cin (P 1) = COX · L2 · Sn (P 1) · (1 + α(P 1)) = 6f F → SN (P 1) = 8
Le capacità ad ogni uscita hanno i seguenti valori:
CL (OU T 1) = COX · L2 · Sn (P 2) · (1 + α(P 2))
CL (OU T 2) = CL
Il tempo di propagazione è minimizzato uguagliando i tempi di propagazione delle porte logiche:
TP,HL (P 1) = TP,HL (P 2)
Risolvendo si ottiene:
Sn (P 2) ∼
= 16.3
5. Soluzione domanda 5
Φ1
MN1
Vdd
Vx
C
Φ1
Φ2
Vdd
Vdd/2
Φ2
Vdd
Vdd/2 + Vdd
Vx
Vdd
Vdd−Vtn
Vdd/2
t1
t2
t3
t
6. Soluzione domanda 6
(a) Il transistore MN1 è saturo, in quanto VGD (M N 1) = 0. Si ipotizza il transistore MN2 in saturazione:
Id (M N 1) = Id (M N 2) + I0 → βn0 · 4 · 0.5 · (VDD − VO − VT N )2 = 0.5 · βn0 · 1 · (1 − 0.5)2 + I0
Risolvendo si ottengono due valori per VO :
VO = 1.59V, VO = 2.40.
Solamente il valore VO = 1.59V è corretto. Si verifica l’ipotesi di saturazione fatta:
1.59 > 1 − 0.5
p
(b) gm = 2 · βn0 · Sn · Id
· gm
gmb = √ γ
2· VSB+Φ
λ·Id
1+λ·VDS
gd =
Si ottiene:
gm (M N 1) = 161µS
gm (M N 2) = 50µS
gmb (M N 1) = 10.8µS
gmb (M N 2) = 6.45µS
gd (M N 1) = gd (M N 2) = 0S
(c) Av =
−gm (M N 2)
gm (M N 1)+gmb (M N 1)