Esercizi svolti - unielettronica
Transcript
Esercizi svolti - unielettronica
Esercizi di Reti Logiche Cap.1. Introduzione alle reti logiche Esercizi svolti 1. Date le seguenti funzioni logiche ricavare le corrispondenti reti logiche realizzate con porte elementari AND, OR, NOT. a) F=X Y Z b) F= X Y Z X X Y Y F = X Y Z Z Z 2. Date le seguenti funzioni logiche ricavare le corrispondenti reti logiche realizzate con porte elementari NOR e NOT. a) F = X Y Z X X Y F = X Y Z Y Z Z 1 Esercizi di Reti Logiche Cap.1. Introduzione alle reti logiche b) F = X Y X Z X X X Y Y Y F = X Y X Z X Z Z Z 3. Date le seguenti funzioni logiche ricavare le corrispondenti reti logiche realizzate con porte elementari NAND e NOT. F = X Y Z a) F = X Y Z ⇒ F = X Y Z X Y Y X F = XY XZ XY F = XY XZ = XY XZ = XY XZ Y Z F = X Y Z Z Z b) YZ YZ XZ 2 Esercizi di Reti Logiche Cap.1. Introduzione alle reti logiche 4. Data la rete logica di figura ricavare le corrispondenti funzioni combinatorie in forma minima A C A BB A AB A B A B B S =C A B A BC A B A B S AB C C A B A B C A B A B R R= ABC A B A B AB S =C A B A BC A B A B A B A B= A⊕ B S =C A⊕ BC A⊕ B A B A B= A⊕ B T9, Distributiva S = A⊕ B⊕C R= ABC A B A B R= AB A B C A B C R= AB ABC ABC A B C A B C R= AB A B C ABC A B C ABC T8, Assorbimento: AB + ABC + ABC = AB , T6, pr. Commutativa R= AB AC B C T10', combinazione 5. Dimostrare per manipolazione algebrica la proprieta' del consenso T11': . T11' : XY X Z Y Z = XY X Z XY X Z Y Z XY X Z Y Z = X Y Z X Y Z X Y Z X Y Z X Y Z X Y Z XY XZ YZ XY X Z Y Z = X Y Z X Y Z X Y Z X Y Z X Y Z X Y Z XY X Z Y Z = X Y Z X Y Z X Y Z X Y Z XY X Z Y Z = X Y Z X Y Z X Y Z X Y Z XY X Z Y Z = X Y X Z 3 T10' pr. della combinazione T6 pr. Commutativa T3 idempotenza T6 pr. Commutativa T10' pr. della combinazione Esercizi di Reti Logiche Cap.1. Introduzione alle reti logiche 6. Dato un segnale a 4 bit (con ultimo bit di parità) indicare la tabella di verità di una rete logica che verifichi se la parità e’ corretta e costruire la corrispondente mappa di Karnaugh. Tabella di verita' Mappa di Karnaugh 7. Full Adder: Ricavare la tabella di verità e le mappe di Karnaugh per una rete logica che effettua l'addizione ad un bit con riporto in ingresso ed in uscita. Descrizione: La somma tra numeri binari e' effettuata da reti logiche denominate half adder e full adder. Tali reti operano su parole ad 1 bit. Interconnettendo tra loro piu’ reti si ottengono circuiti logici in grado di operare con parole ad n bit. 4 Esercizi di Reti Logiche Cap.1. Introduzione alle reti logiche Half adder (mezzo sommatore) ad un bit (effettua la somma tra due parole ad i bit) Blocco funzionale e tabella di verità' Diagramma dei tempi e mappe di Karnaugh Full adder (sommatore completo) ad un bit (effettua la somma tra due parole ad un bit, tiene conto del riporto precedente) Blocco funzionale e tabella di verità' Diagramma dei tempi e mappe di Karnaugh 5 Esercizi di Reti Logiche Cap.1. Introduzione alle reti logiche 8. Data la rete di figura ricavare la funzione logica in forma algebrica. Semplificare la funzione combinatoria. A AC C Y =C D B AC B B C DB C CD D Y =C D B AC T8, Assorbimento aggiungo C D B Y =C D B AC C D B T6, pr. Commutativa Y = AC C D BC D B T10' pr. della combinazione Y = AC D B Altro modo: Y =C D B AC T6, pr. Commutativa Y = AC C D B Assorbimento 2: Y = AC D B AC D B C A,C C A ,C A A C,DB A,C , D B C A,C DB DB A A 6 T8'' X X Y = X Y T8''' X X Y = X Y Esercizi di Reti Logiche Cap.1. Introduzione alle reti logiche 9. Semplificare per manipolazione algebrica la seguente espressione booleana. T9', pr. Distributiva ABC D ABC D ABC D T3', pr. Idempotenza T5', pr. Complementarieta' AA A B A C ADBAB BB C BDC AC BC C C DDAD BD C DD ABC D T8, pr. Assorbimento (A) T8, pr. Assorbimento C A A B AC ADBAB C BDC AC BC C DDAD BD C D ABC D T8, pr. Assorbimento (D) T9', pr. Distributiva AC D ABC D T3', pr. Idempotenza T5', pr. Complementarieta' AA A B A C A DC AC BC C C DDAD BD C D D T8, pr. Assorbimento (A) A A B A C A DC AC BC C DDAD BD C T8, pr. Assorbimento C AC D B Forma minima !! 7 Esercizi di Reti Logiche Cap.1. Introduzione alle reti logiche 10.Verificare che le seguenti espressioni risultano duali: Principio di dualità a) NOR e NAND b) EXOR e EXNOR NOR e NAND Y = AB ⇒ Y ' = AB EXOR e EXNOR Y = A⊕ B= A B A B ⇒ Y ' = AB AB= A A A BBAB B Y ' = A B AB= A⊙ B 11.Ricavare la funzione logica in forma algebrica e semplificare applicando i teoremi dell'algebra booleana. A B C AC AC AB Y = AC AB BC B C AB A B AB BC B C AB A B BC B C AB A B C B B A A Y = AC AB BC B C AB A B Y = AC AB BC B C AB A B Y = AC AB BC B C AB A B Y = AC AB BC B C AB A B Y = AC ABBC B C AB A B Y = AC AB BC BC AB AB Y = A A A BC AC B BC BC AB AB Y = A BC AC B BC BC AB AB Y = A BC AC B B BB C C BC C A A A BB AB B 8 Esercizi di Reti Logiche Cap.1. Introduzione alle reti logiche Y = A BC AC B B C C B A BB A Y = A BC AC BB C A BB C B AC B A BC B B A Y = A BC AC B A B B C A B C A B C A B B C Y = A BC AC B A B C A B C Assorbimento 2: Y = A BC AC B A B C T8'' X X Y = X Y Y = A B AC B C C B T8''' X X Y = X Y Y = A B AC BC B Y = A B A C A BC B Y = A B AC B C A B T11', consenso : XY X Z YZ = XY X Z Y = A B AC A B Y = A B A B AC Forma minima Y = A⊕ B A C 9