Porte Logiche - Ingegneria elettrica ed elettronica

Porte Logiche
Lucidi del Corso di Elettronica Digitale
Modulo 2
Università di Cagliari
Dipartimento di Ingegneria Elettrica ed Elettronica
Laboratorio di Elettronica (EOLAB)
Porte logiche
„
„
„
Una porta logica (gate) è un circuito elettronico
che implementa una determinata funzione
logica (NOT, AND, OR, NAND, NOR, XOR, etc.)
U generica
Una
i porta
t logica
l i avrà
à quindi
i di N ingressi
i
i
e 1 uscita
Le caratteristiche in base alle quali si giudica il
comportamento di una porta logica sono:
„
„
„
„
Funzionalità
Robustezza (margini di rumore)
Area
Prestazioni (velocità, consumo di potenza)
23 Settembre 2009
ED - Porte Logiche
Massimo Barbaro
2
L’inverter
La porta logica più semplice ed al
tempo stesso più significativa per
giudicare le caratteristiche di una
determinata tecnologia è l’inverter.
„
„
„
„
A
Z
Funzionalità: bisogna che il circuito implementi
veramente la funzione logica richiesta (la negazione)
Robustezza: il circuito deve essere il più possibile
immune ai disturbi
Area: il circuito deve essere il più compatto possibile
Prestazioni: tempo di propagazione fra variazioni
dell’ingresso e dell’uscita e consumo di energia devono
essere minimizzati
23 Settembre 2009
ED - Porte Logiche
Massimo Barbaro
3
Rappresentazione dei segnali
V (volt)
VOH
VIH
1 (HIGH)
Logica negativa: tensioni
basse rappresentano il
valore 1, tensioni alte lo 0
VIL
VOL
Logica positiva: tensioni
alte
lt
(HIGH)
rappresentano il valore 1,
tensioni basse (LOW)
rappresentano lo 0
0 ((LOW))
23 Settembre 2009
ED - Porte Logiche
In pratica, viene utilizzata
solo la logica positiva
Massimo Barbaro
4
Rappresentazione dei segnali
„
„
„
„
VOH (Voltage Output High): la tensione nominale che
dovrebbe corrispondere
p
ad un valore 1. Si vuole che sia
la più alta possibile (quindi prossima alla tensione di
alimentazione)
VIH(Voltage Input High): minima tensione che viene
interpretata ancora come valore 1
VOL(Voltage Output Low): tensione nominale che
dovrebbe corrispondere al valore 0. La si vuole più
piccola possibile quindi prossima allo zero.
VIL(Voltage Input Low): massima tensione che viene
ancora interpretata come 0
Il pedice O sta sempre per uscita (tensione nominale in uscita dalla
porta). Il pedice I sta invece per ingresso (è in ingresso ad una porta che
p
correttamente come alta o bassa))
una tensione deve essere interpretata
23 Settembre 2009
ED - Porte Logiche
Massimo Barbaro
5
Caratteristica ideale
La caratteristica ideale ingresso/uscita di un inverter (che
rappresenta la sua funzionalità) deve essere fatta in modo
che per tensioni basse in ingresso l’uscita sia alta e
viceversa.
Vout
VTC (Voltage-Transfer
Characteristic)
VOH
VOL
23 Settembre 2009
Vin
ED - Porte Logiche
Massimo Barbaro
6
Caratteristica reale
La caratteristica reale, ovviamente, non sarà mai squadrata.
Bisogna
g
allora definire arbitrariamente q
quando l’uscita sta
cambiando valore.
Si stabilisce, convenzionalmente, che i punti di commutazione
siano quelli per cui la pendenza della curva è esattamente -1
1
Vout
VOH
VOL
23 Settembre 2009
Pendenza -1
1
Vin
VIL
VIH
ED - Porte Logiche
Massimo Barbaro
7
Margini di rumore
I margini di rumore misurano la robustezza di un inverter,
ossia la sua immunità ai disturbi.
disturbi
0
1
I1
1
I2
Se fra
S
f l’uscita
l’
it d
dell primo
i
i
inverter
t e l’ingresso
l’i
d l secondo
del
d
viene iniettato del rumore pari a ΔV il sistema funzionerà
ancora?
Il sistema funzionerà ancora se all’ingresso di I2 ci sarà al
massimo VIL , cioè se I2 riconosce ancora l’ingresso come
basso
basso.
23 Settembre 2009
ED - Porte Logiche
Massimo Barbaro
8
Margini di rumore
Se l’ingresso Vin1 è alto (Vin1 > VIH) l’uscita del primo
inverter, se tutto fosse ideale, DOVREBBE essere bassa:
(1) Vout1 = VOL
Vout1= Vin2
Se il rumore iniettato dal primo inverter è pari a ΔV l’uscita
cambierà e diventerà:
Vin1
(2) Vout1 = VOL + ΔV (valore ideale + rumore)
I1
I2
Vout2
Perché il secondo inverter riconosca in ingresso comunque
un valore basso, l’uscita non deve uscire dall’intervallo
quindi:
((3)) Vout1 < VIL
Sostituendo in (3) il valore di Vout1 ricavato in (2) si ottiene:
(4) VOL + ΔV < VIL
Risolvendo (4) rispetto a ΔV:
(5) ΔV < VIL - VOL
23 Settembre 2009
ΔV < VIL - VOL
Questa è dunque la massima quantità
di rumore accettabile prima che il
segnale venga alterato (in senso
logico) e si chiama margine di rumore.
rumore
ED - Porte Logiche
Massimo Barbaro
9
Margini di rumore
Lo steso ragionamento si potrebbe fare anche con ingresso
basso, dunque esistono due Margini di Rumore (Noise
Margins, NM), uno per i segnali alti e uno per i bassi
V (volt)
NMH = VOH - VIH
VOH
1 (HIGH)
VIH
Per massimizzare
NMH, VIH deve
d
diminuire
Compromesso: VIL=VIH=VDD/2
VIL
0 (LOW)
( O )
NML = VIL - VOL
VOL
23 Settembre 2009
ED - Porte Logiche
Per massimizzare
NML, VIL deve
d
aumentare
Massimo Barbaro
10
Margini di rumore
„
„
„
„
In un inverter ideale i due margini di rumore dovrebbero essere i più
grandi possibile.
Se aumento uno dei due margini, però, penalizzo necessariamente
l’altro (se aumento NML, essendo fissato l’intervallo complessivo,
deve diminuire NMH)
Per massimizzare entrambi i margini contemporanemente bisogna
allora che essi siano uguali e pari a metà della tensione massima
(t
(tensione
i
di alimentazione)
li
t i
)
Questo è quello che succede nel inverter ideale, dove la VTC è
perfettamente squadrata
p
q
ed il p
punto di commutazione (q
(quindi anche
il punto dove la pendenza è –1) è posto al centro dell’intervallo di
tensioni disponibili
23 Settembre 2009
ED - Porte Logiche
Massimo Barbaro
11
Proprietà rigenerativa
Perché si sceglie proprio un andamento come quello di
sinistra e non come la figura
g
di destra che è comunque
q
invertente?
La VTC di sinistra ha la prerogativa della rigeneratività
Vout
Gate rigenerativo
VOH
VOH
Vin
VOL
Vout
Gate non rigenerativo
VIL VIH
23 Settembre 2009
Vin
VOL
ED - Porte Logiche
VIL VIH
Massimo Barbaro
12
Proprietà rigenerativa
„
Il vantaggio di questa VTC sta nel fatto che un segnale
sporcato dal rumore, attraversando livelli di logica, viene
riportato a valori nominali
X
I1
Y
Z
I2
Z=Y’=(X’)’=X
Y
VOH
X≡Z
La curva continua è la VTC del
primo inverter e la tratteggiata
quella del secondo (gli assi sono
invertiti per fare in modo che
l’ordinata della prima VTC coincida
con l’ascissa della seconda)
VOL
Anche se X è uno zero sporco (maggiore di VIL)
dopo 2 inversioni Z risulta uno 0 pieno
23 Settembre 2009
ED - Porte Logiche
Massimo Barbaro
13
Proprietà rigenerativa
Il vantaggio di questa VTC sta nel fatto che un segnale
sporcato dal rumore, attraversando livelli di logica, viene
riportato a valori nominali
„
YZ
Y,Z
X
VOH
4
Attraverso I1 (da X a Y)
Attraverso I2 (da Y a Z)
6
7
2
5
8
Z (0 pulito)
23 Settembre 2009
I2
Z
Z=Y’=(X’)’=X
3
VOL
I1
Y
1
X,Y
X (0 sporco)
ED - Porte Logiche
Il passaggio 4 (l’arco) serve a
riportare l’uscita del primo inverter
(Y) sull’asse delle ascisse, per poi
utilizzare la stessa curva (che è
anche la VTC del secondo inverter)
Massimo Barbaro
14
Proprietà rigenerativa
„
Se la VTC avesse l’altro andamento un piccolo errore
verrebbe amplificato attraverso le diverse porte fino a
portare ad un risultato logicamente sbagliato
X
I1
Y
Z
I2
Z=Y’=(X’)’=X
Y
VOH
X≡Z
La curva continua è la VTC del
primo inverter e la tratteggiata
quella del secondo (gli assi sono
invertiti per fare in modo che
l’ordinata della prima VTC coincida
con l’ascissa della seconda)
VOL
Se X è uno zero valido (minore di VIL) dopo 2
inversioni Z tende a diventare un 1 sporco
23 Settembre 2009
ED - Porte Logiche
Massimo Barbaro
15
Proprietà rigenerativa
„
Lo svantaggio di questa VTC sta nel fatto che un
segnale, attraversando livelli di logica, viene
ulteriormente degradato
YZ
Y,Z
X
VOH
I1
Y
I2
Z
Z=Y’=(X’)’=X
3
6
4
2
VOL
7
1
X ((0 p
pulito))
23 Settembre 2009
5
8
Attraverso I1 (da X a Y)
Attraverso I2 (da Y a Z)
X,Y
Z ((0 sporco)
p
)
ED - Porte Logiche
Massimo Barbaro
16
Proprietà rigenerativa
„
Matematicamente la proprietà rigenerativa corrisponde
ad una VTC che abbia un guadagno molto piccolo ((<<1)
1)
per tensioni di ingresso basse ed alte ed un guadagno
molto grande (>>1) per le tensioni di ingresso al centro
dell’intervallo (fra VIL e VIH)
Guadagno << 1
Vout
VOH
Guadagno >> 1
Vin
VOL
23 Settembre 2009
VIL VIH
ED - Porte Logiche
Massimo Barbaro
17
Soglia logica
„
„
„
La proprietà rigenerativa permette di definire il concetto
di soglia
g logica.
g
La soglia logica è il punto della VTC per cui Vout = Vin
Grazie alla rigenerazione, i segnali al di sotto della
soglia logica, attraverso una cascata di inverter, saranno
interpretati come 0 e quelli al di sopra come 1
Vout
Retta a pendenza unitaria
VOH
VM
Vin
VOL
23 Settembre 2009
VM
ED - Porte Logiche
Massimo Barbaro
18
Soglia logica
„
„
„
Tutto ciò che è a sinistra della soglia logica (a sinistra del punto di intersezione della
VTC con la retta a pendenza unitaria), dopo la prima inversione si sposterà a destra
della soglia logica (perché il guadagno è negativo) ed il punto di arrivo sarà più distante
da VM di quello di partenza (perché il guadagno è elevato).
elevato)
Dopo la seconda inversione, dunque, il punto sarà sospinto ancora più a sinistra di
quello iniziale, diventando così uno 0.
Stesso discorso,, rovesciato,, p
per i p
punti che si trovano a destra della soglia
g
logica
g
(diventeranno degli 1).
Y,Z
VOH
X
Retta a pendenza
unitaria
3
4
Y
I1
I2
Z
Z=Y’=(X’)’=X
Z
Y (X ) X
6
7
VOL
Attraverso I1 (da X a Y)
Attraverso I2 (da Y a Z)
2
8
1
5
VM
X,Y
Ciò che è a sinistra di VM diventerà 0
23 Settembre 2009
ED - Porte Logiche
Massimo Barbaro
19
Rigenerazione e rumore
„
„
„
„
La proprietà rigenerativa è quella che rende
intrinsecamente p
più p
precisi ed insensibili al rumore i
circuiti digitali rispetto a quelli analogici
In un sistema analogico il segnale, ad ogni stadio di
elaborazione viene corrotto dal rumore (ogni stadio
elaborazione,
inietta del rumore aggiuntivo)
In un sistema digitale, invece, il segnale,
nell’attraversare diversi stadi di logica viene ripulito dal
rumore
E’ per questo che copiare un CD (digitale) viene ritenuto
un reato grave ed è invece tollerato copiare una
musicassetta (analogico)
23 Settembre 2009
ED - Porte Logiche
Massimo Barbaro
20
Fan-In e Fan-Out
„
Il Fan-In è il numero di ingressi ad una determinata porta logica (nel
caso dell’inverter è sempre 1). Determina ovviamente la complessità
della porta stessa.
Il Fan-Out è il numero di porte connesse all’uscita di una
determinata porta logica (anche nel caso dell
dell’inverter
inverter può essere
≥1). In alcune tecnologie esiste un numero massimo di porte
collegabili in uscita. In tecnologia CMOS il numero di porte in uscita
influenza solo le caratteristiche dinamiche (la velocità) della porta,
porta
non le sue caratteristiche statiche
Fan-In
Fan
In N
23 Settembre 2009
…
N
…
„
M
Fan-Out
Fan
Out M
ED - Porte Logiche
Massimo Barbaro
21
Comportamento dinamico
„
Il comportamento dinamico dell’inverter
caratterizzato da 3 parametri fondamentali:
„
„
„
è
Tempo di Propagazione (tp): il tempo medio
necessario perché una transizione in ingresso si
propaghi in uscita
Tempo di salita (tr): il tempo che impiega il segnale
in uscita per andare da basso a alto
Tempo di discesa (tf): il tempo che impiega il
segnale in uscita per andare da alto a basso
23 Settembre 2009
ED - Porte Logiche
Massimo Barbaro
22
Comportamento dinamico
tpHL/tpLH= tempo fra
una variazione del
50% dell’ingresso ed
una del 50% dell’uscita
Vin
50%
t
tpHL
HL
tpLH
LH
tr= tempo
t
di variazione
i i
dell’uscita dal 10% del
valore nominale alto al
90%
Vout
90%
50%
t
10%
tf
23 Settembre 2009
tr
ED - Porte Logiche
tp=(tpHL+tpLH)/2
tf= tempo di variazione
dal 90% del valore
nominale alto al 10%
Massimo Barbaro
23
Consumo di potenza
„
„
Il consumo di potenza è un parametro fondamentale per
misurare le caratteristiche di una tecnologia,
g in p
particolar
modo nei sistemi moderni contenenti milioni di gate,
dove la potenza (ed il conseguente riscaldamento del
dispositivo) diventano un parametro critico
In genere la potenza dissipata da una porta logica si
divide in 2 componenti:
p
„
„
„
L
La
Statica (consumata in situazione di stabilità dell’uscita)
Dinamica (consumata in commutazione dell’uscita)
potenza
t
media
di
T
è
d fi it
definita
come:
T
Vsup plyl
1
Pav = ∫ isup plyVsup ply dt =
isup ply dt
∫
T 0
T 0
23 Settembre 2009
ED - Porte Logiche
Massimo Barbaro
24