Specifiche DREAM - Fondazione Torino Wireless

PROCEDURA APERTA
sotto soglia comunitaria
ai sensi dell’art 121, D.Lgs. 163/2006 s.m.i.
PER LO SVILUPPO DI UN FRONT END HARDWARE A RADIO
FREQUENZA PER UN RICEVITORE DUAL STANDARD
GALILEO E GPS
CAPITOLATO D’ONERI
ALLEGATO 1
SPECIFICHE TECNICHE
SINTESI
Questo documento costituisce il capitolato tecnico per lo sviluppo di una scheda elettronica di
interfaccia tra antenna e sistema di elaborazione digitale del segnale GPS/Galileo (Front End RF) .
Il lavoro oggetto del presente Bando di Gara d’Appalto è parte integrante del progetto IRGAL
(Innovazione e Ricerca su Galileo), finanziato dalla Regione Piemonte (Misura 3.4 DOCUP Ob.2
2000-2006).
Il presente documento, dopo un inquadramento generale del progetto IRGAL e dei suoi obiettivi
principali, riassume e formalizza i principali requisiti tecnici e funzionali del Front End RF. In
particolare verranno descritte le attività di progettazione ,realizzazione e collaudo da sviluppare
nell’ambito del Bando di Gara d’Appalto.
Pagina 2 di 10
Indice
1 Introduzione .................................................................................................................................... 4
2 Il Progetto IRGAL (Innovazione e Ricerca su Galileo).................................................................. 4
2.1 Descrizione generale ................................................................................................................ 4
2.2 I soggetti attuatori .................................................................................................................... 5
2.3 Gli obiettivi realizzativi............................................................................................................ 5
2.4 Descrizione dell’obiettivo realizzativo 3: Ricerca e innovazione sul ricevitore di posizione e
tempo........................................................................................................................................ 7
3 Front End RF................................................................................................................................... 8
3.1 Introduzione ............................................................................................................................. 8
3.2 Specifica tecnica di sistema ..................................................................................................... 8
3.3 Opzioni di assemblaggio .......................................................................................................... 9
3.4 Modalità di lavoro .................................................................................................................. 10
3.5 Forniture................................................................................................................................. 10
Acronimi
FI
FPGA
GNSS
GPS
HW
OR
PC
RF
SW
USB
SPI
SAW
Frequenza Intermedia
Field Programmable Gate Array
Global Navigation Satellite System
Global Positioning System
Hardware
Obiettivo Realizzativo
Personal Computer
Radio Frequenza
Software
Universal Serial Bus
Serial Peripheral Interface
Surface Acoustic Wave
Pagina 3 di 10
1
Introduzione
Nell’ambito del progetto IRGAL (Innovazione e Ricerca si Galileo), finanziato dalla Regione
Piemonte, Misura 3.4 DOCUP Ob.2 2000-2006, è previsto lo sviluppo di un ricevitore per la
navigazione satellitare GPS/Galileo.
Questo documento costituisce il capitolato tecnico per la progettazione realizzazione e test di
una scheda elettronica di interfaccia RF-digitale, per consentire la ricezione del segnale
satellitare e la sua elaborazione in base all’applicazione considerata.
Dopo un inquadramento generale del progetto IRGAL e dei suoi obiettivi principali, il presente
documento introduce le caratteristiche principali del ricevitore da progettare e sviluppare . Il
documento riassume e formalizza i principali requisiti tecnici e funzionali del ricevitore RF Front
End, descrivendo in particolare le componenti hardware da sviluppare nell’ambito del Bando di
Gara d’Appalto.
Infine, il documento fornisce le indicazioni preliminari sul Piano delle attività, sviluppo e controllo
che si intende seguire.
2
Il Progetto IRGAL (Innovazione e
Ricerca su Galileo)
2.1 Descrizione generale
Il progetto IRGAL si propone di realizzare a Torino una rete di eccellenza sui temi scientificotecnologici relativi a Galileo, riconosciuta a livello nazionale ed internazionale, basata sulla
presenza nel distretto torinese di centri di eccellenza già affermati e aziende consolidate nel settore
spaziale. Il progetto IRGAL mira a consolidare, incrementare ed integrare tra di loro le diverse
competenze scientifiche, tecnologiche ed industriali presenti nel territorio per favorire la
competitività, l’innovazione e lo sviluppo tecnologico su Galileo, e per incentivare la
collaborazione fra gli enti di ricerca, le aziende del settore aerospaziale e le imprese del distretto
piemontese nell’ambito degli obiettivi strategici degli enti istituzionali della regione Piemonte.
Come verrà specificato di seguito, le attività oggetto del presente Bando di Gara d’Appalto saranno
parte integrante del progetto IRGAL e fondamentali per lo sviluppo dell’interfaccia RF-digitale
Pagina 4 di 10
2.2 I soggetti attuatori
I partner partecipanti al progetto IRGAL sono elencati di seguito
•
Consorzio Torino Time (CTT), coordina l’intero progetto, partecipa in nome proprio e per
conto dei consorziati:
o
o
o
o
o
o
o
o
•
•
SEPA Sistemi Elettronici per Automazione S.p.A.;
INRIM Istituto Nazionale di Ricerca Metrologica;
Politecnico di Torino;
SIA Società Italiana Avionica S.p.A.;
ALCATEL ALENIA SPACE ITALIA S.p.A.;
ALTEC S.p.A.;
Istituto Finanziario Regionale Piemontese – Finpiemonte S.p.A.;
Fondazione Torino Wireless.
Istituto Superiore Mario Boella (ISMB);
ICARUS Scpa.
2.3 Gli obiettivi realizzativi
Il progetto si articola su cinque Obiettivi Realizzativi (OR) che verranno descritti brevemente di
seguito.
•
OR1 – Coordinamento del progetto
L’attività prevista da tale OR ricopre il coordinamento e la gestione dell’intero progetto. I partner
coinvolti nell’OR1 avranno anche il compito di monitorare le attività dei restanti OR in modo da
garantire il corretto svolgimento del programma nel rispetto dei tempi e del budget allocato alle
varie attività.
•
OR2 – Ricerca e innovazione sul tempo
L’OR2 si articola in tre attività:
1. Progetto di un prototipo di orologio atomico al Cesio. A partire da una analisi approfondita
dello stato dell’arte su tale tecnologia e delle esigenze del mercato a medio lungo termine,
verrà sviluppato e caratterizzato un prototipo di orologio atomico al Cesio.
2. Attività connesse al radicamento sul territorio piemontese di eccellenze scientificheindustriali relative al Programma Galileo riconosciute a livello europeo.
3. Ricerca di mercato sulle applicazioni del tempo ed elaborazione di un Business Plan
dedicato alla fattibilità economica della commercializzazione dei servizi di tempo. Tale
analisi sarà svolta con particolare attenzione al mercato italiano ma anche a quanto avviene a
livello europeo.
Pagina 5 di 10
•
OR3 – Ricerca e innovazione sui ricevitori di posizione e tempo
OR3 si articola in tre attività
1. Progetto di un ricevitore GPS/Galileo su piattaforma programmabile FPGA e stesura delle
specifiche per la realizzazione del chip-set Galileo. Il Laboratorio congiunto fra il
Politecnico di Torino e ISMB sulla navigazione satellitare porterà a termine lo sviluppo di
tale ricevitore favorendo la crescita competitiva di tutti gli attori coinvolti.
2. Sviluppo di un ricevitore GPS/Galileo completamente realizzato in software (Fully Software
Receiver). Il Software Receiver è oggi un asset dei più importanti e prestigiosi laboratori nel
mondo nel settore GNSS. Questo oggetto rappresenta la sintesi di tutte le conoscenze più
avanzate dei ricevitori che sono la core tecnology di tutti i terminali utente per ricavare
l’informazione di posizione e di tempo. Il SW receiver rappresenta uno strumento altamente
flessibile su cui inserire qualsiasi tipo di innovazione nella tecnologia del segmento utente
con capacità di Time-to-market impossibili con altri tipi di ricevitori.
3. Sviluppo del Chip set a Radio Frequenza (RF) per il front end di un ricevitore GPS/Galileo.
L’obiettivo che si intende raggiungere è realizzare un prototipo precompetitivo per la
realizzazione del chip-set RF, elemento chiave del front end del Ricevitore Galileo.
Il lavoro oggetto del presente Bando di Gara si colloca all’interno del punto 3. ed in
particolare è dedicato alla realizzazione di una scheda in grado di testare le
funzionalità del chip set e di validare l’architettura hardware scelta.
•
OR4 – Disseminazione dei risultati del progetto
L’attrattività e la competitività del territorio piemontese a seguito dei risultati del progetto IRGAL
potranno essere valorizzate e accresciute da una attenta attività di disseminazione che sarà curata e
gestita nell’ambito di questo obiettivo realizzativo. Verranno valutate le modalità (workshop,
seminari, materiale divulgativo e/o multimediale, siti web, information day ecc.) più idonee a
favorire il trasferimento tecnologico dei risultati del progetto verso le imprese del territorio.
•
OR5 – Collaborazione con il Galileo Test Range (GTR)
Il GTR rappresenta un’infrastruttura permanente nei dintorni di Roma dove potranno essere
effettuate delle campagne di misura dei prototipi sviluppati. Il beneficio di tali campagne di misura
è sinergico perché da una parte consente di testare i prototipi progettati in Piemonte e dall’altra di
validare l’ambiente Galileo creato nella regione Lazio.
Pagina 6 di 10
2.4 Descrizione dell’obiettivo realizzativo 3: Ricerca e innovazione
sul ricevitore di posizione e tempo
Galileo è il sistema di navigazione satellitare europeo, che fornisce un servizio molto accurato di
posizionamento globale sotto controllo dell’autorità civile. E’ interoperabile con GPS e con GNSS.
Il programma Galileo di navigazione satellitare è promosso dall’Unione Europea e dall’Agenzia
Spaziale Europea per ridurre la dipendenza dell’Europa dai sistemi USA.
La conoscenza della struttura e delle funzionalità dei blocchi che costituiscono un ricevitore
satellitare Galileo è alla base delle attività di ricerca e sviluppo nel Segmento Utente di Galileo. La
disponibilità di un’architettura aperta del ricevitore consente di ideare e testare qualsiasi elemento
innovativo dei ricevitori per i vari servizi previsti dal Sistema Galileo (Commercial Service, Safetyof-Life,Open Service, Public Regulated Service).
La fase OR3 del progetto IRGAL prevede il progetto di una piattaforma di sviluppo altamente
flessibile e riconfigurabile, che consenta di inserire i blocchi funzionali del ricevitore con un
approccio modulare. In questo modo il ricevitore potrà essere adattato alla specifica applicazione,
sfruttando la riconfigurabilità e la flessibilità che si possono raggiungere con un approccio software.
Il ricevitore GPS/Galileo fully software che si intende progettare e realizzare sarà composto da una
serie di routine in grado di elaborare in tempo reale il segnale digitale all’uscita del front end. Il
front end RF trasporta ed elabora il segnala dall’antenna all’ingresso del ricevitore comunque
realizzato (hardware o fully software). Il front end dovrà essere in grado di ricevere i segnali GPS e
Galileo trasmessi dai satelliti su frequenze diverse (L1/E1, L2, E5) anche se, per il ricevitore Fully
software, si prevede soltanto l’elaborazione del segnale GPS L1 e Galileo E1 (frequenza centrale
pari a 1575.42 MHz).
Nell’OR3 l’obiettivo è quello di realizzare un ricevitore fully software per la navigazione
satellitare GPS/Galileo su piattaforma PC, e un Front End RF hardware entrambi con
caratteristiche di prototipi pre-competitivi per la futura industrializzazione e messa sul mercato.
Tale insieme consentirà di avere un sistema di sviluppo per la progettazione e il test dei futuri
servizi satellitari GPS e Galileo.
Pagina 7 di 10
3
Front End RF
3.1 Introduzione
Questo capitolo contiene la descrizione funzionale e le specifiche del ricevitore Front End RF
hardware, per cui è prevista la realizzazione di un chip set RF.
Il chip set RF Front End sarà in grado di ricevere, filtrare, amplificare e trasferire, nella regione
dello spettro in banda base, tutte le portanti dei segnali GPS e Galileo.
Il sistema Galileo ha una maggiore disponibilità di bande rispetto al sistema GPS. Infatti GPS
trasmette solo la cosiddetta banda L1 (a circa 1,5 GHz) per applicazioni civili e la cosiddetta banda
L2 (a circa 1,2 GHz) per applicazioni militari. In Galileo sono previste quattro bande: E5a (1176,45
MHz), E5b (1207,14 MHz), E5 (1191.795Mhz), E6 (1278,75 MHz) e E1-L1 (1575,42 MHz). Lo
scopo di questo progetto è di progettare un ricevitore front end sintonizzabile, chiamato Galileo
RF, operante con tutte le frequenze GPS e Galileo e capace di ricevere tali bande su due canali
simultaneamente ( ad esempio L1&E6 oppure L1 &E5a, oppure L1&L2, …).
3.2 Specifica tecnica di sistema
Il ricevitore front-end dovrà ricevere simultaneamente su due catene RF le bande superiori L1/E1 e
le bande inferiori (E5a, E5b, E5, E6, L2).
Vista la flessibilità richiesta dal ricevitore nel potersi sintonizzare a coppie su tutte le bande
GPS/Galileo, l’architettura proposta e’ del tipo superheterodyne a doppia conversione di frequenza
come da diagramma generale a blocchi in figure 3.2.1.
Il segnale, una volta amplificato a radio frequenza, viene filtrato da un filtro SAW ad alta selettività
e convertito, tramite due stadi di mixer, a Frequenze Intermedie (FI) dove viene amplificato
nuovamente e convertito in digitale, tramite un convertitore analogico digitale ad una frequenza
opportuna in dipendenza del canale satellitare ricevuto.
Il segnale digitale ottenuto avrà una doppia interfaccia con il sistema di elaborazione digitale in
Banda Base:
1) nel caso in cui il front-end sia collegato ad un ricevitore Hardware (es. FPGA) l’interfaccia
sarà di tipo parallelo come visualizzata in figura
2) nel caso in cui il front-end sia collegato ad un ricevitore Software (es. Personal Computer)
l’interfaccia sarà di tipo USB (non visualizzata in figura)
Dovrebbe inoltre essere prevista una interfaccia seriale (SPI Serial Peripheral Interface ad esempio)
per comunicazioni di basso livello (es. configurazioni).
Pagina 8 di 10
Figure 3.2.1 Front end RF block diagram
Le principali specifiche tecniche del front-end RF sono le seguenti:
• Antenna attiva (Antenna passiva + Low Noise Amplifier)
• Programmabilità a coppie di frequenze del ricevitore su 5 differenti bande disponibili
GPS/Galileo (es: L1&L2; L1&E6; L1&E5a; L1&E5b; L1&E5)
• Architettura superheterodyne
• Filtro RF SAW (Surface Acustic Wave - low insertion loss: ≤ 1.5dB)
• Filtro IF (SAW o LC)
• TCXO (Temperature Controlled Xstall Osclillator) di riferimento
• PLL (Phase Lock Loop), Pre-scaler e VCO (Voltage Controlled Oscillator)
• Target performances:
- Figura di rumore della catena RF di 10dB
ƒ Considerando un LNA con figura di rumore di 0.8dB e filtri SAW con 1dB di
attenuazione.
- Linearità della catena RF di –50dBm IP3
- Guadagno totale della catena di 80dB
- Rumore di fase dell’oscillatore locale: -90dBc@100kHz; -105dBc@1MHz
• Interfaccia SPI (slave)
• Interfaccia USB 2.0 high-speed
• Interfaccia parallela LVDS o LVTTL
• Opzione di sostituzione dei componenti discreti con chip-set in forma di “die” (chip nudo)
reso disponibile da Torino Wireless. (vedi paragrafo 3.3)
3.3 Opzioni di assemblaggio
Il front-end prevede due versioni, una completamente realizzata con i componenti discreti come
sopra descritti, la seconda con l’utilizzo del chip set in sostituzione degli integrati. Quest’ultimo
verrà reso disponibile da Torino Wireless in formato di chip nudo.
L’impresa dovrà quindi predisporre il montaggio del chip nudo su una basetta (es. die attach su
allumina e wire bonding). Tale basetta verrà poi montata opportunamente sulla scheda front-end
con un alloggiamento opportuno.
Pagina 9 di 10
Le varie opzioni di montaggio dovranno essere progettate in maniera tale da garantire l’integrità del
segnale a radio frequenza.
3.4 Modalità di lavoro
L’Impresa svilupperà l’hardware sotto specifica e secondo l’architettura individuata dal Design
Center Torino Wireless e collaborerà nella scelta dei componenti discreti e nel collaudo, mentre
dovrà essere autonoma nella realizzazione della scheda (generazione della piastra e
nell’assemblaggio dei prototipi). I tempi di realizzazione dovranno essere allineati con il
programma di lavoro previsto dal progetto IRGAL e devono prevedere la consegna di tutti i
prototipi, come sotto descritti, entro il 31 dicembre 2007.
3.5 Forniture
L’Impresa dovrà consegnare una decina di prototipi di front-end RF, funzionanti secondo le
specifiche sopra elencate, per la versione a componenti discreti e una ventina di prototipi per la
versione con chip-set.
Di seguito sono descritte le varie fasi di progetto e sono indicate con DPx i Delivery Package
(Forniture Parziali) relativi alle varie attività:
1) DP1: Documento diagramma a blocchi in base alla componentistica suggerita.
2) DP2: Documento schematico ed eventuali simulazioni. In questa e’ prevista anche la
progettazione delle opportune opzioni di design per escludere i componenti standard e
inserire il chip-set.
3) DP3: Generazione dei Gerber file (sbrogliato)
4) DP4: Documento d’istruzioni di assemblaggio relative alle varie opzioni di scheda.
5) DP5: una decina di schede assemblate con componenti standard
6) DP6: una ventina di schede assemblate con chip-set
7) DP7: una ventina di schede elettroniche non assemblate.
8) DP8: Rapporto di collaudo del front-end con dettaglio delle misure effettuate.
Pagina 10 di 10