D/A Converters in CMOS Technology - ETH E

Diss. ETH No. 16294
D/ A Converters in CMOS
Technology
A dissertation submitted to the
SWISS FEDERAL INSTITUTE OF TECHNOLOGY
ZURICH
for the degree of
Doctor of Technical Seiences
presented by
PIER ANDREA FRANCESE
Dottore in Ingegneria Elettronica, Politecnico di Milano
born February 5, 1968
citizen of Italy
accepted on the recommendation of
Prof. Dr. Qiuting Huang, examiner
Prof. Dr. Hans-Andrea Löliger, co-examiner
2005
Abstract
This thesis presents specific studies on the design of D/ A converters
finalized towards the implementation of two different design examples
in 0.18 /-Lm OMOS technology.
The initial study addresses the problem of determining which is the requirement for the matching accuracy of the unit currents of a generic
current-steering converter so that either a specified integral or differential non-linearity, or a specified effective number of bits, can be
ensured with a minimum yield. The investigation then proceeds with
the analysis of the principal distortion mechanisms for the same type
of converter and concludes with a comprehensive analysis of the effects of the jitter on the signal reproduced by a D/ A converter with
different pulse formats. In particular the case of oversampled noise
shaping D/ A converters is treated.
In the first design example, calibration is used truly in background to
overcome the limited matehing accuracy of the current sources of the
upper segment of a current-steering D/ A converter. The calibrated
cells are implemented as floating current sources. With such a scheme
the current is available at both ends of the source so that, while at one
end the current is always steered to the output nodes, at the other end
the same current is compared against a reference and trimmed to the
correct value. The calibration is stored in a capacitor connected to a
gate of a MOS transistor acting as a trimming current source and is
periodically refreshed. The converter achieves an outstanding static
linearity of 14 bits and thanks to a return-to-zero pulse format is also
capable of delivering spectrally pure signals at high frequency. With
v
VI
200 MHz clock frequency and the return-to-zero scheme enabled, a
S F D R better than 60 dBc is maintained up to 90 MHz signal frequency.
In the second design example, an architecture that do not rely on
stringent component matehing to reconstruct linearly an oversampled
signal from a ~~ modulator is presented. A 16x oversampled signal
from a 4t h-order multi-bit cascaded ~~ digital modulator is reconstructed with a filter composed by a semidigitaljdigital transversal
filter and a recursive filter in switched-capacitor (SC) technique. A
linear D j A conversion is achieved by preceding the critical reconstruction phase in the recursive SC filter with a coarse signal reconstruction
by means of the semidigitaljdigital FIR filtering. The complete signal
reconstruction performed in the analog discrete domain ensures also
robustness against jitter. With a SNR of 78 dB and a SFDR ranging
from 73 dB to 80 dB within a 1.104 MHz signal band, the proposed
system is suitable for broadband applications. A MTPR> 70 dB
measured with 15 dB PAR and the out-of-band spurious emission
levels below the ADSL-CO mask prove the feasibility.
Riassunto
Questa tesi presenta studi specifici sulla progettazione di convertitori
D/ A finalizzati all'implementatione di due differenti esempi circuitali
in tecnologia CMOS 0.18 ut«,
Lo studio iniziale si rivolge al problema di determinare qual'e il grado
d'accuratezza necessario per le sorgenti unitarie di un generico convertitore a correnti-sterzanti cosl da assicurare con una resa minima
o una certa non-linearitä integrale/differenziale, oppure uno specifico
numero effettivo di bits. Lo studio procede ulteriormente con l'analisi
dei principali meccanismi di distorsione per il medesimo tipo di convertitore e si conclude con un'esauriente analisi degli effetti causati da
errori stocastici temporali sul segnale riprodotto da un convertitore
D/ A con differenti formati d'impulso.
Nel primo esempio, una tecnica di calibrazione viene utilizzata veramente in sottofondo per superare illimite d'accuratezza delle sorgenti
di corrente appartenenti al segmento superiore di un convertitore D/ A
a correnti-sterzanti. Le celle calibrate sono implementate come sorgenti di correnti flottanti. Con tale schema la corrente e disponibile ad
entrambe le cstremitä della sorgente cosicche, mentre ad una estremitä la corrente viene deviata verso i nodi d'uscita, all'altra estremitä
la stessa corrente viene periodicamente paragonata ad una sorgente di
riferimento e regolata al valore corretto. La calibrazione viene mantenuta come carica elettrica su una capacitä connessa al gate di un
MOS transistor che opera come una sorgente di regolazione e deve essere periodicamente ripristinata. Il convertitore raggiunge una straordinaria linearitä statica pari a 14 bits e grazie al formato d'uscita di
VB
Vlll
ritorno-a-zero e anehe in grado di generare segnali spettralmente puri
ad alta frequenza. A 200 MHz di frequenza di clock ed il formato di
ritorno-a-zero abilitato, un SFDR superiore a 60 dBe e mantenuta
fino alla frequenza di segnale di 90 Mliz.
Nel seeondo esempio, un'arehitettura ehe non riehiede un'aeeuratezza
stringente dei eomponenti per la rieostruzione lineare di un segnale
generato da un modulatore ~.ß viene presentata. Il segnale 16 x
sovraeampionato e proveniente da un modulatore multi-bit ~.ß di
quart'ordine in easeata e rieostruito eon un filtro eomposto da un filtro semidigitale/digitale transversale e da un filtro rieorsivo in teenica
switehed-eapaeitor (SC). La eonversione D/ A lineare viene realizzata
preeedendo la fase di rieostruzione eritiea nel filtro SC rieorsivo eon
una rieostruzione grezza del segnale tramite il filtro FIR semidigitale/digitale. Dato ehe il segnale viene eompletarnente ricostruito nel
dominio analogico disereto, un'elevata robustezza verso il jitter e assieurata. Con un SNR di 78 dB e un SFDR variabile da 73 dB a
80 dB dentro una banda di segnale di 1.104 J\1Hz, il sistema proposto
risulta adatto per applieazioni ad ampia banda. Un ~1T PR> 70 dB
rnisurato eon 15 dB PAR e un livello di emissione fuori banda al di
sotto della masehera ADSL-CO prova la fattibilitä.