docElettronica digitale
download 
Reclamo Transcript
Elettronica digitale
Elettronica digitale Porte logiche a rapporto e a pass transistor Andrea Bevilacqua U NIVERSIT À DI PADOVA a.a 2008/09 Elettronica digitale – p. 1/22 Introduzione • In questa lezione analizzeremo modalità di progetto di circuiti combinatori differenti dalle porte logiche statiche complementari. In particolare, studieremo le porte logiche a rapporto e quelle a pass transistor. • Lettura: (R) 6.2.2, 6.2.3 Elettronica digitale – p. 2/22 Logiche a rapporto 1/3 • Vogliamo diminuire il numero di dispositivi necessario per realizzare ciascuna porta logica – In questo modo riduciamo area e carico capacitivo Elettronica digitale – p. 3/22 Logiche a rapporto 2/3 • Rimpiazziamo il PUN con un carico fisso – Passiamo dai 2N transistor delle porte CMOS statiche a N transistor + dispositivo di carico Elettronica digitale – p. 4/22 Logiche a rapporto 3/3 • La tensione VOH = VDD come nelle porte CMOS statiche ma. . . • . . .la tensione associata allo “0” è VOL > 0 V Elettronica digitale – p. 5/22 Carico resistivo • VOL = VDD −R·IPDN (VOL ) ⇒ RPDN VOL ≈ RPDN +RL VDD • Comportamento dinamico asimmetrico: t p,HL = 0.69(RPDN ||RL )CL t p,LH = 0.69RLCL Elettronica digitale – p. 6/22 Carico attivo (pseudo-nMOS) • Come carico utilizzo un pMOS sempre acceso • Le caratteristiche della porta dipendono dal rapporto fra le dimensioni del pMOS e quelle dei transistor nMOS del PDN Elettronica digitale – p. 7/22 Inverter pseudo-nMOS 1/3 • Il PDN è costituito da un solo nMOS • La tensione d’uscita corrispondente allo “0” è V : OL h i 2 k′p Wp VOL 2 Wn ′ 2 L p (VDD − |Vt,p |) = kn Ln (VDD −Vt,n )VOL − 2 Elettronica digitale – p. 8/22 Inverter pseudo-nMOS 1/3 • Per Vt,n = |Vt,p | = Vt si ha: r VOL = (VDD −Vt ) 1 − k′pWp /L p 1 − k′ Wn /Ln n ! Elettronica digitale – p. 9/22 Inverter pseudo-nMOS 3/3 • C’è un trade-off tra margini al rumore e tempo di propagazione • In ogni caso c’è consumo statico di potenza Elettronica digitale – p. 10/22 Porte logiche DCVSL 1/3 • È possibile creare logiche a rapporto eliminando il consumo statico e ottenendo VOL = 0 V • Sfruttiamo ingressi diretti e negati e una topologia differenziale per creare porte “Differential Cascode Voltage Switch Logic” Elettronica digitale – p. 11/22 Porte logiche DCVSL 2/3 • PDN1 e PDN2 sono fatte da nMOS e sono mutualmente esclusive • Il carico a pMOS sfrutta la retroazione positiva Elettronica digitale – p. 12/22 Porte logiche DCVSL 3/3 • Ad ogni commutazione abbiamo una logica a rapporto fino a che il nodo che si scarica si porta a VDD − |Vt,p |, dopo la porta scatta allo stato finale • Ho consumo statico nullo perché PDN1 (PDN2) e M1 (M2) non sono accesi contemporaneamente Elettronica digitale – p. 13/22 Porta XOR/NXOR DCVSL • Condivido alcuni transistor tra PDN1 e PDN2 Elettronica digitale – p. 14/22 Porte logiche a pass transistor • Posso ridurre il numero di dispositivi richiesti per ogni porta logica con l’approccio a pass transistor • Utilizzo come ingressi sia il gate che il source/drain • In uscita posso aggiungere un buffer per migliorare le prestazioni Elettronica digitale – p. 15/22 Porta AND a pass transistor • Il transistor col gate a B è essenziale per avere sempre una tensione d’uscita ben definita Elettronica digitale – p. 16/22 Pass transistor a soli nMOS • Il transistor nMOS passa un “1” debole – Il pMOS del buffer potrebbe non spegnersi del tutto causando un consumo statico di potenza • Non posso collegare l’uscita di una rete di pass transistor al gate di un altro switch nMOS Elettronica digitale – p. 17/22 Transmission gate 1/2 • Utilizzo una combinazione di nMOS e pMOS per avere uno switch migliore che passa “0” e “1” forti Elettronica digitale – p. 18/22 Transmission gate 2/2 • La resistenza equivalente del transmission gate è approx indipendente dalla tensione d’uscita • Lo switch è controllato solo dalla tensione al gate Elettronica digitale – p. 19/22 MUX con transmission gate • Posso realizzare un multiplexer in modo molto semplice Elettronica digitale – p. 20/22 Tempo di propagazione • Modello di Elmore: n n(n + 1) t p = 0.69 ∑ CReq k = 0.69CReq 2 k • Occorre evitare lunghe catene di transmission gate Elettronica digitale – p. 21/22 Logica pass transistor differenziale • Sfrutto i segnali complementari per progettare delle porte logiche complesse in modo modulare Elettronica digitale – p. 22/22
