Guida al debug nella progettazione digitale (Tektronix: Primer)

ProgettazioneGuida
digitale
al debug
Guida al debug nella progettazione digitale
Guida introduttiva
Indice
Introduzione . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4
Individuazione del rumore . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4 - 7
Effetti della linea di trasmissione . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4
Sovraoscillazioni e riflessioni . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4
Rimbalzo di massa (ground bounce) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5
Crosstalk . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6
Misure preventive . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7
Rilevamento di violazioni di setup & hold . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7 - 8
Ritardo di propagazione . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8
Ritardo di propagazione delimitato (con gate) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8
Ritardo di propagazione con clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8
Risoluzione dei problemi di conflitto sul bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9 -10
Trigger su pattern . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .10
Trigger su stato . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .10
Cattura di stati metastabili . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .10
Rilevamento dei glitch . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12
Individuazione del jitter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12
Misure e analisi automatiche . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .15
Analisi automatica di jitter e temporizzazione . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .15
Misure statistiche . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .15
Riepilogo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .16
2
www.tektronix.com
Guida al debug nella progettazione digitale
Guida introduttiva
Introduzione
Con l’aumento delle velocità dei sistemi e la riduzione delle
dimensioni, per i progettisti dei circuiti è sempre più difficile
mantenere le caratteristiche digitali ideali di un segnale. La
maggiore velocità e densità di componenti dei progetti
introducono durante la progettazione una serie di eventi
elettrici imprevisti che impattano sul funzionamento del
circuito. Disposizione degli elementi, posizionamento delle
tracce, rumore e piccole variazioni di segnale assumono
un ruolo molto più evidente nei progetti con segnali veloci.
Quando, ad esempio, i circuiti operano a frequenze
nell’ordine dei gigahertz, l’induttanza di una traccia assume
un ruolo sempre più importante nel progetto.
I tecnici devono individuare e analizzare rapidamente
rumore, violazioni di setup/hold, anomalie, problemi di
metastabilità, conflitti sul bus, jitter e altri eventuali problemi
del segnale. Molti dei problemi digitali diventano di più facile
definizione quando si osserva il comportamento di un
segnale mentre si analizza contemporaneamente la forma
d'onda rappresentazione analogica di un segnale digitale
veloce che p veloce che può presentare problemi.
Se il problema si presenta come un impulso digitale mal
posizionato, è possibile che la causa del segnale non corretto
sia correlata alle caratteristiche analogiche del segnale. Le
caratteristiche analogiche possono trasformarsi in errori
digitali quando segnali di ampiezza ridotta causano falsi
stati logici o quando tempi di salita lenti provocano uno
spostamento nel tempo degli impulsi. Il primo passo per il
debug di questo tipo di problemi consiste nell’analizzare un
flusso di impulsi digitali visualizzando contemporaneamente
la forma d'onda analogica dei medesimi impulsi.
Gli oscilloscopi digitali, come le serie DPO4000 e DPO7000,
sono strumenti di debug in grado di facilitare la risoluzione
dei problemi durante la progettazione di sistemi embedded
ad alta velocità. È importante ricordare che, quando si
visualizzano i segnali, piccoli dettagli possono comportare
grandi differenze nell’aspetto del segnale e nella precisione
delle misure.
www.tektronix.com
3
Guida al debug nella progettazione digitale
Guida introduttiva
Individuazione del rumore
Il rumore è un segnale indesiderato in un sistema digitale.
Linee di trasmissione, rimbalzi di massa (ground bounce),
riflessioni, crosstalk, sovraoscillazioni propagazioni delle
forme d’onda sono tutti problemi di rumore che dipendono
dall’adozione di circuiti integrati con maggiore densità di
componenti e più veloci nella progettazione dei circuiti
odierni. Con logiche dai tempi di salita più rapidi (velocità
di transizione di vari volt/ns), i tecnici si trovano a eseguire
il debug di progetti ad alta velocità con tempi di salita
intorno a 1 ns.
Effetti delle linee di trasmissione
Una connessione viene trattata come una linea di
trasmissione quando il tempo di la propagazione del
segnale lungo il percorso di andata e di ritorno della linea
risulta maggiore di quanto necessario a completare la
transizione (quando 2Tprop > Tsal). Per una scheda circuitale
tipica in materiale FR4, la velocità di propagazione è di circa
15 cm/ns. Con un tempo di salita di 1 ns, una qualsiasi
traccia di lunghezza maggiore di 7 cm può comportarsi
come una linea di trasmissione. I segnali alla sorgente e alla
destinazione (punto di ricezione) risultano spesso diversi
a causa di riflessioni e sovraoscillazioni. Quando si misurano
i segnali a queste velocità, è importante esaminare il punto
di ricezione al termine della linea (Diagramma 1).
Sovraoscillazioni e riflessioni
Un circuito risonante non sufficientemente smorzato può
provocare sovraoscillazioni e overshoot. Un bypass non
adeguato dell’alimentazione, il collegamento di lunghi
conduttori di alimentazione e messa a terra de dispositivo
e tecniche non corrette di sondaggio possono introdurre
sovraoscillazioni e overshoot. Le riflessioni derivanti da linee
non accoppiate o non terminate possono provocare glitch
o altre anomalie nella transizione.
4
www.tektronix.com
Circuito equivalente di una linea di trasmissione FR4
Zs
Sorgente
Z0
ZS - Impedenza del segnale
ZL - Impedenza di carico
ZL
Punto di ricezione
Z0 - Impedenza caratteristica
Diagramma 1. Il circuito equivalente di una linea di trasmissione
illustra in che modo impedenze non accoppiate provochino una
riflessione del segnale.
Questi effetti possono provocare transizioni di stato non
desiderate e incertezze di timing. Alcuni circuiti digitali
ripetono i pattern in modo casuale. Un oscilloscopio digitale
con larghezza di banda e frequenza di campionamento
adeguate consente di catturare con facilità in tempo reale
questi eventi non ripetitivi.
Sonde e tecniche di sondaggio influiscono sulla qualità di
una misura. Un alto carico capacitivo può rallentare i fronti
del segnale, mascherando alcuni problemi e creandone altri.
Il contatto tra una sonda e un nodo del circuito può provocare
la scomparsa del sintomo. L’induttanza del conduttore di
messa a terra della sonda e la capacità di ingresso della
sonda formano un circuito risonante che fa comparire
sovraoscillazioni a meno che la frequenza di risonanza non
venga spinta oltre la larghezza di banda dell’oscilloscopio.
Guida al debug nella progettazione digitale
Guida introduttiva
Figura 1. Il segnale superiore (Canale 1) mostra un fronte di salita
Figura 2. Effetto di rimbalzo di massa prodotto dalla
di 1,3 ns catturato con un oscilloscopio DPO4000 a 1 GHz. Il segnale
commutazione sull'output del canale 1.
inferiore (canale 2) è identico al superiore marilevato con una
larghezza di banda limitata a 250 MHz che mostra quanto sarebbe
possibile vedere con un oscilloscopio da 250 MHz. La riflessione nel
segnale viene mascherata dalla larghezza di banda insufficiente (si
noti come una larghezza di banda insufficiente produca imprecisioni
nei tempi di salita del segnale).
Se si accorcia il conduttore di messa a terra della sonda
e si riduce la capacità di ingresso, si aumenterà la frequenza
di risonanza. La capacità di carico per le sonde convenzionali
può raggiungere i 10 – 15 pF. Una sonda attiva consente di
ridurre questo tipo di problemi. Ad esempio, la sonda attiva
TekVPI™ da 2,5 GHz è caratterizzata da una capacità di
carico in input di <0,8 pF. Questa differenza di capacità
riduce le sovraoscillazioni e consente di utilizzare conduttori
di messa a terra più lunghi.
Nella Figura 1 è illustrata l’importanza della larghezza di
banda e della frequenza di campionamento per la
visualizzazione di una riflessione. La transizione in salita ha
una riflessione all’interno della regione di transizione. Nel
caso di un segnale di clock, ciò può provocare incertezze
nel timing, o jitter, nell’output con clock. La traccia superiore
(Canale 1 ) è stata acquisita con un DPO4000 da 5 GS/s
con larghezza di banda di 1 GHz. Per visualizzare i risultati
come li mostrerebbe un oscilloscopio con prestazioni inferiori,
la traccia in basso (Canale 2) è stata acquisita a 5 GS/s con
un filtro a 250 MHz. Per evidenziare l'alterazione della
transizione, è necessario utilizzare un DPO con larghezza
di banda e frequenza di campionamento adeguate.
Rimbalzo di massa (ground bounce)
Il rimbalzo di massa, o ground bounce, è uno spostamento
del riferimento di terra di un dispositivo provocato da uno
spike di corrente sul suo piano di messa a terra. Quando
più uscite di un dispositivo commutano in modo sincrono,
è possibile che si generino notevoli correnti di massa
transitorie. La caduta di tensione sul cavo di giunzione, sul
conduttore di messa a terra e lungo il percorso di ritorno
provocano un “rimbalzo” del potenziale di massa all’interno
del dispositivo che supera il livello di massa di sistema.
Sovraoscillazioni o glitch elevati sulle uscite commutate
o non commutate possono provocare transizioni in altri
dispositivi. Un rimbalzo di massa può causare perfino la
perdita di dati da parte del dispositivo.
Nella Figura 2 il Canale 1 cattura un’uscita di un gate AND
74LVC00 Quad. Tre dei gate AND nel dispositivo quad
hanno un ingresso collegato alla tensione di alimentazione
a +3,3 mentre il quarto gate AND ha l’ingresso collegato alla
massa. I quattro ingressi di gate AND rimanenti ricevono un
segnale di 48 MHz. Sul Canale 2 si osserva il dispositivo
che non è commutato. A causa dei rimbalzi di massa, sul
Canale 2 viene rilevato un disturbo da picco a picco appena
oltre un volt. L’analisi del Canale 2 illustra il motivo per cui
l'ampiezza del rimbalzo sul Canale 2 è maggiore in
corrispondenzadel fronte di discesa del corrispondente
Canale 1 rispetto a quello di salita dello stesso canale.
www.tektronix.com
5
Guida al debug nella progettazione digitale
Guida introduttiva
Quando si notano crosstalk su un oscilloscopio, è bene
considerare: numero di canali, frequenza di campionamento
e larghezza di banda. Per catturare un segnale in tempo
reale con il DPO impostare una frequenza di campionamento
adeguata su tutti i canali.
Ad esempio, quando un segnale a transizione rapida sulla
pista di un circuito stampato si accoppia (in modo capacitivo
o induttivo) al percorso di un segnale vicino, si creano
crosstalk.
Durante il debug è necessario prendere in considerazione
tre modalità di crosstalk: crosstalk accoppiati induttivamente
(effetto trasformatore), crosstalk inversi e crosstalk diretti.
Figura 3. Un esempio di crosstalk catturato utilizzando il trigger sul
fronte con un oscilloscopio DPO4000 a larghezza di banda di 1 GHz.
L’impulso veloce su una delle varie tracce parallele a 50 ohm
(Canale 1) genera radiazioni ad alta energia. È possibile indurre
questi impulsi "aggressori" nelle tracce vicine. Ciò è evidente sui
Canali 2 e 3, ovvero le tracce più prossime all’aggressore. Con
l’aumentare della distanza dalla traccia aggressore il crosstalk si
riduce, come evidenziato dall'ampiezza di 32 mV sul Canale 4, quello
relativo al a traccia parallela "vittima" più lontana dall’aggressore.
Dal punto di vista elettrico, l’analisi dell’uscita del gate AND
con un ingresso collegato a massa garantisce un percorso
di messa a terra quasi diretto, fatta eccezione per una
quantità trascurabile di induttanza equivalente. Le uscite
commutate dei tre gate AND provocano un flusso di
corrente che scorre attraverso l'induttanza equivalente
interna del gate AND non commutato provocando lo spike
più ampio sul Canale 2. Si noti che se il gate AND con
ingresso collegato a massa viene collegato alla tensione di
alimentazione, lo spike più ampio si verifica sul fronte di
salita del Canale 1.
Crosstalk (diafonia)
Si tratta di un problema frequente delle progettazioni digitali
caratterizzate da linee asincrone che si accoppiano in linee
di clock. Il crosstalk provoca false transizioni oppure la
produzione di errori di timing da parte dei fronti di clock
oppure violazioni di setup/hold. Il problema peggiora con
l’aumentare della velocità dei tempi di salita. Lunghi conduttori
di messa a terra possono indurre il rilevamento di “falsi”
crosstalk, dal momento che lunghi conduttori di messa
a terra tendono a creare ampi loop circuitali.
6
www.tektronix.com
I crosstalk accoppiati induttivamente si verificano
quando un impulso che si propaga su una linea (aggressore)
modifica il dispositivo successivo con uno spike di corrente
che induce un campo magnetico. Tale impulso magnetico
induce a sua volta uno spike di corrente su una seconda
linea (vittima). Il trasformatore crea due spike di tensione
a polarità opposta nella direzione del flusso e spike positivi
nella direzione inversa.
Crosstalk inverso è la somma delle medesime polarità
nella linea vittima che si estende nella direzione della sorgente.
Viene visualizzato come un largo impulso di basso livello
con larghezza legata alla lunghezza della linea. L’ampiezza
dei crosstalk inversi è indipendente dal tempo di salita
dell’impulso aggressore. Dipende piuttosto dal valore di
mutua impedenza.
Crosstalk diretto è la somma di due impulsi di polarità
opposta che dipende dai valori relativi di capacità e induttanza.
La propagazione è in direzione della linea aggressore di
origine. È possibile rilevarlo alla fine della linea vittima come
uno spike stretto di larghezza pari al tempo di salita della
linea aggressore. Più rapido è il tempo di salita dell’impulso
aggressore, più rapido sarà il fronte di salita, più alta sarà
l’ampiezza e più stretta la forma dell’impulso. I crosstalk
diretti dipendono dalla lunghezza della linea accoppiata.
Con il propagarsi della posizione del crosstalk lungo il fronte
dell’impulso aggressore, il crosstalk diretto nella linea vittima
riceve maggiore energia.
Guida al debug nella progettazione digitale
Guida introduttiva
Tempo di setup e hold
Clock
Dati
Tsetup
1
THold
2
3
Diagramma 2. In questo diagramma vengono descritte le definizioni
Figura 4. Il DPO4000 combina le funzionalità di ricerca
di tempo di setup (Timp) e tempo di hold (Trit) per un circuito logico con
e marcatura con trigger di setup/hold specializzati. Nella parte
clock. Il tempo di setup viene misurato tra i punti 1 e 2, mentre il
superiore del display i triangoli bianchi vuoti contrassegnano tutte le
tempo di hold tra i punti 2 e 3.
violazioni di isetup/hold in base ai tempi di setup/hold definiti
dall’utente pari rispettivamente a 5,5 ns e 4,5 ns.
Misure preventive
Il DPO4000 con frequenze di campionamento di 2 GS/s su
tutti e quattro i canali, una larghezza di banda di 500 MHz
e una sonda attiva è lo strumento ideale per il rilevamento
degli effetti analogici.
Durante le progettazioni digitali, è opportuno ricordare che:
Conviene tenere brevi i percorsi del segnale.
Bisogna considerare gli effetti della linea di trasmissione
quando il ritardo di propagazione della pista è maggiore
della metà del tempo di salita.
I piani di alimentazione e di messa a terra, abbinati
a condensatori di bypass efficaci, consentono di eliminare
molti dei problemi dovuti a sovraoscillazioni e crosstalk.
Quando si verificano dei problemi, accertarsi che la
larghezza di banda e la frequenza di campionamento
dell’oscilloscopio su tutti e quattro i canali siano sufficienti
a osservare l’evento in modo efficace.
Rilevamento delle violazioni di
setup/hold
I sistemi digitali contengono dispositivi a logica
temporizzata, dai flip-flop ai microprocessori. Ciascun
dispositivo è caratterizzato da un proprio tempo di
setup/hold specificato dal produttore.
è il tempo che un segnale di ingresso deve restare stabile
(valido) prima dell'arrivo del fronte di clock. Per hold si
intende la quantità di tempo per cui i dati devono restare
stabili dopo il fronte di clock, in modo che i dati in uscita
siano validi. Vedere nel Diagramma 1 il tempo di setup/hold.
Nella Figura 4 il tempo di setup è compreso tra il punto 1 dei
dati e il punto 2 del clock. Il tempo di setup minimo specificato
dal produttore è di 5 ns. Il tempo di hold viene misurato tra
il punto B del clock e il punto C dei dati. La specifica del
tempo di hold minimo è di 4 ns.
Ogni volta che il segnale subisce variazioni durante il tempo
di setup/hold di un dispositivo, si crea un’anomalia del
sistema o una violazione di setup/hold. Crosstalk e riflessioni
sui segnali di clock e dati degradano l’integrità del segnale
e producono questo tipo di violazioni. Con l’aumento della
velocità dei dispositivi, i tempi di setup/hold si riducono
rendendo più difficile il debug delle relazioni temporali.
Le violazioni dei requisiti di setup/hold possono provocare
anomalie non prevedibili sull’uscita del dispositivo
o addirittura l’assenza totale di transizioni in uscita. Il trigger
SETUP/HOLD di un oscilloscopio digitale consente di
impostare un trigger sui tempi sia di setup che di hold fra
i segnali di clock e dati presenti su due canali di entrata
qualsiasi dell’oscilloscopio. Grazie ai segnali digitali
visualizzati sul DPO, si possono vedere le precise misure di
timing delle violazioni di setup/hold.
Se aumenta la velocità di un sistema digitale, il tempo di
setup dei dati prima del segnale di clock si ridurrà. Il setup
www.tektronix.com
7
Guida al debug nella progettazione digitale
Guida introduttiva
Ritardo di propagazione con clock
Ingresso dati
Clock
Uscita dati
2
TPBA
3
Figura 5. L’oscilloscopio DPO4000 sfrutta le funzioni di misura del
Diagramma 3. I segnali illustrano il tempo di propagazione
tempo di ritardo per misurare e visualizzare un tempo di ritardo di
alto/basso (Tpab) che per un circuito logico con clock viene misurato
propagazione, dal fronte di salita Ingresso dati (punto 1) al fronte di
tra i punti 2 e 3.
salita Uscita dati (punto 2), pari a 3,190 ns.
Ritardo di propagazione
I segnali impiegano del tempo per passare da un punto
a un altro di un sistema, ad esempio dall’ingresso di un
circuito alla relativa uscita oppure dall’uscita di un dispositivo
all’ingresso di un altro dispositivo. Questo periodo di tempo
viene definito ritardo di propagazione del percorso del
segnale. È comune che un circuito abbia due diverse
specifiche per i ritardi di propagazione, in base alla polarità
delle variazioni di segnale. Le specifiche vengono rappresentate
come tpba (propagazione basso alto), tpab (propagazione alto
basso).
Ritardo di propagazione delimitato (con
gate)
Per un gate logico, il ritardo di propagazione è il tempo
necessario a un segnale per passare dall’ingresso all’uscita
del gate. La specifica del ritardo di propagazione per il
dispositivo catturata nella Figura 5 è misurata tra il segnale
Ingresso dati (punto 1) e il segnale Uscita dati (punto 2).
Con l’oscilloscopio DPO4000 si catturano le forme d’onda
dei dati in ingresso e in uscita di un IC gate AND nella
Figura 5, dove la sonda del Canale 1 è su Ingresso dati e la
sonda del Canale 2 è su Uscita dati. Se si utilizzano le
funzioni di misura del ritardo, le variabili dei tempi delle
misure vengono selezionati dal primo fronte di salita sul
Canale 1 al primo fronte di salita sul Canale 2. Con il DPO si
misura e si visualizza un ritardo di propagazione di 3,190 ns.
8
www.tektronix.com
Figura 6. La flessibilità della misura del tempo di ritardo del
DPO4000 viene sfruttata per misurare il tempo di ritardo della
propagazione con clock, ovvero il tempo misurato tra il fronte di
salita Uscita dati (punto 3) rispetto al fronte di salita Clock (punto 2).
Il tempo di ritardo di propagazione del clock è pari a 7,055 ns.
Ritardo di propagazione con clock
Per un circuito dotato di clock, ad esempio un flip-flop o un
latch, il ritardo di propagazione con clock è la quantità di
tempo necessaria per il cambiamento di stato del fronte di
clock all’uscita del circuito oppure il ritardo di propagazione
da CLK a Q. Il flip-flop nel Diagramma 3 denota un ritardo
di propagazione basso/alto massimo (TPBA) pari a 8 ns. In
altre parole, l’uscita passa allo stato dei dati in entrata entro
non più di 8 ns dopo la salita del clock.
Guida al debug nella progettazione digitale
Guida introduttiva
Contr
EEPR
O
oller A
RAM
M
SLC
SDA
Contr
oller B
DAC
DAC
Diagramma 4. Diagramma del bus I 2C con vari dispositivi collegati,
Figura 7. Il display del DPO mostra la decodifica manuale del bus
ognuno selezionato da un identificatore di indirizzi univoco contenuto
I 2C. L’indirizzo è 76, l'operazione è di lettura.
in ciascuno dei pacchetti seriali trasmessi.
Il display dell’oscilloscopio nella Figura 6 illustra i dati
catturati da un DPO4000. Il DPO è stato impostato in modo
da campionare a 5 GS/s con il Canale 1 collegato
a Ingresso dati e il Canale 2 collegato a Uscita dati. Il trigger
dell'oscilloscopio digitale scatta sul fronte di salita di
Ingresso dati e con il Canale 2 collegato all’ingresso del
clock.
Risoluzione dei problemi di
conflitto sul bus
Dispositivi circuitali come DSP, RAM, EPROM, PROM,
convertitori ROM A/D e D/A e dispositivi di I/O comunicano
in genere con il mondo esterno su bus seriali a velocità
bassa o alta. I conflitti sul bus sono un esempio di come
questo tipo di bus presenti maggiori difficoltà in fase di
debug rispetto ai bus paralleli. Il bus seriale a bassa velocità
nel Diagramma 4 è il layer standard del bus I2C con
protocollo sviluppato da Philips Semiconductor. La maggior
parte degli oscilloscopi digitali, come le serie DPO4000
o DPO7000, vengono avviati con trigger su combinazioni di
segnale logico descritte come segnali di pattern o stato.
Nella Figura 7 viene illustrato come i tecnici abbiano dovuto
decodificare i bus seriali I2C, bit per bit, prima rilevando la
transizione di inizio del pacchetto, quindi definendo i primi
sette bit del primo byte come l’indirizzo, infine determinando
se l’ottavo bit del primo byte è di lettura o scrittura
e decodificando i dati fino a otto byte. Per alcuni bus seriali,
come i bus CAN, la decodifica manuale è impossibile a causa
della correzione dei bit.
Figura 8. I trigger su bus I 2C di un DPO4000 sull’indirizzo 76
selezionato per una lettura o scrittura. Ciascun pacchetto viene
facilmente decodificato eliminando l’esigenza della decodifica
manuale, riducendo le possibilità di errore e risparmiando tempo.
I trigger opzionali per bus I2C, SPI e CAN del DPO4000
consentono di eseguire il debug dei conflitti sul bus
impostando trigger su segnali specifici di tali bus a velocità
superori ai 10 Mbits/s. Grazie all’impiego di tali trigger
è possibile impostare i pattern previsti del bus. Ad esempio,
su un bus I2C potrebbe essere necessario impostare un
trigger sull’inizio o sul la fine di un pacchetto, sul tipo di
frame (dati, remoto, errore o sovraccarico), su un
identificatore standard o esteso o addirittura su un mancato
riconoscimento. Con il DPO4000 è possibile impostare
trigger e ricerche sulle informazioni più comuni del
pacchetto.
www.tektronix.com
9
Guida al debug nella progettazione digitale
Guida introduttiva
Figura 9. Un display del DPO dove viene illustrato un pattern
Figura 10. Grazie alle funzionalità di trigger su setup/hold e di
qualificato in base al tempo su cui è impostato il trigger per un dispositivo.
ricerca/marcatura del DPO4000 è possibile visualizzare gli stati
La linea di ingresso per il Canale 3 deve essere alta quando i segnali
metastabili indicati dai triangoli bianchi nella parte superiore della
sui Canali 1 e 2 si alzano. L’impostazione del Canale 3 su uno stato
visualizzazione. Il Canale 1 è il segnale di clock, mentre il Canale 2 è il
basso consente di rilevare un ulteriore problema di ritardo.
segnale dei dati. Il Canale 3 è l’uscita Q metastabile di un flip-flop di
tipo D.
Trigger su pattern
Un pattern è valido solo quando una combinazione di livelli
logici assume i valori richiesti e resta su tali valori per tutto
l’evento. L’utente determina se avviare il trigger del DPO
quando i valori del pattern sono veri (non appena le
condizioni vengono rispettate) oppure quando sono falsi
(non appena le condizioni non vengono più rispettate).
Trigger su stato
Nei sistemi sincroni (vale a dire, qualificati da un clock di
sistema) i trigger sullo stato possono qualificare i trigger.
Utilizzando un esempio di bus di questo tipo, modificare il
buffer di ricezione in un buffer di blocco. Nella Figura 9
viene illustrato in che modo un trigger su pattern qualificato
in base al tempo consenta a ciascun ingresso del dispositivo
di impostare uno stato. Il Canale 3 è impostato su uno stato
basso. I Canali 1 e 2 sono impostati su uno stato alto.
Lo stato del problema viene catturato, rivelando la presenza
di un ritardo eccessivo per il segnale sul Canale 3. Per un
latch corretto, è necessario che la linea di ingresso per il
Canale 3 sia alta quando le linee di ingresso sui Canali 1
e 2 sono alte. È ovvio che ciò vale solo in un sistema in cui
i segnali di controllo dei vari dispositivi e l’indirizzamento del
bus sono sincronizzati in base a un clock principale.
10 www.tektronix.com
Cattura di eventi metastabili
La metastabilità è uno stato dei dati indeterminato
o instabile. Il segnale in uscita risultante potrebbe essere un
glitch che provoca problemi. Stati di questo tipo si
verificano in genere di rado e sono quindi particolarmente
difficili da rilevare e catturare rispetto ad altri fenomeni. Gli
stati metastabili possono essere provocati da violazioni di
setup/hold all’ingresso di un circuito di latch, come il flipflop D nella Figura 10.
Nella Figura 11 invece vengono illustrati i segnali asincroni
DATA (Dati) e CLOCK verso il flip-flop. A volte il fronte di
salita del clock si verifica quando i dati cambiano stato
provocando una violazione di setup/hold. Ne può
conseguire una variazione dell’uscita del flip-flop, che
potrebbe restare nello stato di origine, riflettendo il cambiamento
nei dati, o esitare tra i diversi stati. Nel corso di tale
“esitazione” il flip-flop diventa metastabile e l’uscita del
flip-flop (Q o /Q) diventa caotica.
Guida al debug nella progettazione digitale
Guida introduttiva
È facile visualizzare anomalie potenziali e condizioni di
Figura 11. Con un oscilloscopio digitale è possibile rilevare i segnali
Figura 12.
così come sono e i progettisti possono visualizzare gli effetti dei
errore di transizione con la modalità di acquisizione FastAcq del DPO7000.
glitch nella progettazione. Il display del DPO7000 riportato sopra
mostra anomalie del segnale molto intermittenti rilevate utilizzando la
persistenza. Con una visualizzazione persistente si crea una
cronologia della traccia visiva.
Nella Figura 13 il flip-flop non riesce a bloccare i dati e si
verifica un ritorno allo stato precedente. Non rilevabili con
un triggering normale, gli stati metastabili possono essere
catturati con il triggering su evento, in questo caso una
transizione su un impulso anomalo. Per i trigger su
transizione e su impulso anomalo si utilizza una qualificazione
di soglia ad ampiezza doppia per catturare i segnali
metastabili.
Il trattamento della metastabilità, come altri complessi
problemi di debug, può essere facilitato dall’adozione di
trigger complessi. Il trigger Pinpoint del DPO7000
rappresenta uno dei meccanismi di trigger più completi
disponibili per il debug dei progetti, perché risulta utilizzabile
sull’intera larghezza di banda dell’oscilloscopio. Le prestazioni
e le caratteristiche del trigger Pinpoint consentono di rilevare
i comportamenti più elusivi dei prototipi.
Rilevamento dei glitch
Per glitch si intende in modo generico qualsiasi deviazione
dalla forma d’onda digitale ideale. I glitch sono impulsi
imprevisti molto stretti e veloci che un sistema potrebbe
interpretare come cambiamenti logici. Molti problemi di
progettazione si presentano tipi di errori causano anomalie
di difficile soluzione durante il debug. L’effetto delle
Figura 13. Il trigger Pinpoint™ del DPO7000 consente di utilizzare tipi
di trigger sofisticati per l’evento B oltre che per l’evento A. In questo
caso un evento B viene definito come A per isolare una transizione
errata seguita da un’altra. Non è rilevante che l’evento B arrivi subito
dopo un evento A o molto più tardi. In entrambi i casi viene eseguita
un’acquisizione. Gli impulsi logici anomali non attraversano mai tutti
i livelli di soglia necessari per diventare validi.
anomalie sul funzionamento del sistema è imprevedibile.
Molti dei problemi di progettazione appaionocome glitch in
uno o più dei segnali. Spesso sono sintomi di una serie di
problemi del dispositivo, tra cui rumore, condizioni di race,
errori di terminazione, errori dei driver, crosstalk e violazioni
di setup/hold o di altre temporizzazioni.
www.tektronix.com
11
Guida al debug nella progettazione digitale
Guida introduttiva
Figura 14. Con il trigger sui glitch del DPO7000, uno stato non
Figura 15. È possibile che i glitch passino inosservati quando un
frequente metastabile viene catturato all’uscita Q di un flip-flop di tipo D.
oscilloscopio digitale non sta acquisendo i dati. Frequenze di
aggiornamento più alte riducono il tempo necessario per la cattura
I fronti digitali veloci contengono alte frequenze che rendono
fondamentale la corretta terminazione delle tracce sulla
scheda circuitale in fase di progettazione. In caso di
terminazioni non corrette, è possibile che si verifichino
correnti transitorie elevate che provocano un aumento delle
correnti dinamiche responsabili dell'insorgere di problemi
come rimbalzi di massa o glitch sui circuiti di alimentazione.
I fronti veloci possono anche provocare un aumento dei
crosstalk. Le tracce della scheda circuitale, che in
precedenza venivano trattate come tracce di circuiti
indipendenti, ora sono linee di trasmissione che devono
essere terminate in modo opportuno.
Se il circuito non funziona in modo corretto, è consigliabile
iniziare la fase di debug dal rilevamento dei glitch. È possibile
analizzare l’aspetto dei glitch confrontando le rappresentazioni
analogiche e digitali sull’oscilloscopio digitale. La maggior
parte dei problemi si presenterà sotto forma di glitch in uno
o più segnali.
Ad esempio, è possibile che sul DPO venga visualizzata una
distorsione su entrambi i fronti di salita e discesa di un
impulso digitale. Il fronte di salita non scende abbastanza
da avviare una transizione logica e non dà quindi origine
a un glitch. Con un oscilloscopio digitale, come il DPO7000,
e il trigger sulla durata dell’impulso, è utile procedere alla
cattura di questi glitch intermittenti al fine di individuare
l'origine del problema.
12 www.tektronix.com
dei glitch.
Individuazione del jitter
Si definisce jitter una variazione non desiderata del timing in
una qualsiasi serie di impulsi di clock o dati. Il jitter si verifica
in tutti i sistemi elettrici che utilizzano delle transizioni di
tensione per rappresentare le informazioni di timing. Si tratta
delle variazioni a breve termine rispetto alle posizioni ideali
di un segnale digitale nel tempo. Essendo un fenomeno
casuale, il jitter degrada le prestazioni dei sistemi ed elude
i tentativi di debug.
Le rapide variazioni di timing che si verificano durante il
periodo o la fase di fronti di impulso adiacenti o non adiacenti
provocano il jitter. In termini più semplici, il jitter è la deviazione
dei fronti di timing rispetto alle posizioni “corrette”.
Esistono tre modalità per misurare il jitter su una forma
d’onda: jitter del periodo, da ciclo a ciclo e in unintervallo di
tempo. Nel Diagramma 5 queste modalità di misura sono
messe a confronto.
Jitter del periodo è semplicemente la misura del periodo di
ciascun ciclo di clock in una forma d’onda. Se si imposta il
trigger dell’oscilloscopio sul primo fronte del singolo periodo,
si evidenzierà il jitter del periodo sul secondo fronte.
Nel Diagramma 5 viene illustrato un segnale simile a un
clock con un jitter di timing. Le linee tratteggiate
rappresentano le posizioni ideali dei fronti, che corrispondono
a una versione del clock senza jitter.
Guida al debug nella progettazione digitale
Guida introduttiva
Jitter del periodo
vs.
Jitter da ciclo a ciclo
vs.
TIE
Posizioni ideali del fronte
TIE1
Misura della forma d'onda
TIE2
P1
TIE3
P2
C2 = P2 - P1
TIE4
P3
C3 = P3 - P2
Diagramma 5. In questo diagramma viene illustrato un segnale
Figura 16. Quando su un DPO7000 viene eseguita l’applicazione
simile a un clock con un jitter ditiming. Le linee tratteggiate
TDSJIT3 su segnali complessi, vengono rapidamente eseguite e messe
rappresentano le posizioni ideali dei fronti, che corrispondono a una
a disposizione del progettista sofisticate misure di analisi del jitter.
versione del clock senza jitter.
Jitter da ciclo a ciclo è la misura di quanto il periodo di
clock si modifichi tra due qualsiasi cicli adiacenti.
Il jitter da ciclo a ciclo, indicato con C2 e C3 nel Diagramma
5, è la misura di quanto il periodo di clock si modifichi tra
due qualsiasi cicli adiacenti. Come indicato, è possibile
individuare il jitter da ciclo a ciclo applicando una differenza
del primo ordine al jitter del periodo.
Questa misura può risultare interessante perché rivela le
dinamiche istantanee a cui può essere soggetto un PLL
con ripristino del clock. Non è stata necessaria alcuna
informazione sulle posizioni ideali dei fronti del clock di
riferimento per il calcolo del jitter del periodo o del jitter da
ciclo a ciclo.
TIE (Time Interval Error) è la misura quantitativa della
variazione di ciascun fronte attivo del clock rispetto alla
posizione ideale. Per eseguire questa misura, è necessario
conoscere o stimare i fronti ideali. Si tratta di una misura di
particolare importanza poiché indica l’effetto cumulativo che
può avere una quantità anche molto ridotta di jitter del
periodo nel tempo.
È possibile stimare il valore da picco a picco regolando il
DPO in modo da visualizzare poco più di un ciclo completo
di clock con una persistenza infinita. Se i trigger dell’oscilloscopio
sono impostati sul primo fronte, il jitter del periodo potrà
essere osservato sul secondo fronte, come illustrato nel
Diagramma 5.
Il TIE è indicato nel Diagramma 5 dalle misure da TIE1 a TIE4.
TIE è la misura quantitativa della variazione di ciascun fronte
attivo del clock rispetto alla posizione ideale. Per eseguire
questa misura, è necessario conoscere o stimare i fronti
ideali. È difficile osservare in modo diretto un TIE con un
oscilloscopio senza possibilità di ripristino del clock o di
post elaborazione. È possibile ottenere un TIE anche integrando
il jitter del periodo, dopo aver prima sottratto il periodo di
clock nominale (ideale) da ciascun periodo misurato.
Il TIE è importante poiché indica l’effetto cumulativo che
può avere una quantità anche molto ridotta di jitter del
periodo nel tempo. Quando il TIE raggiunge intervalli di
unità pari a ±0,5, il diagramma a occhio si chiude e sul
circuito di ricezione si verificano errori di bit.
Il jitter del periodo, indicato dalle misure P1, P2 e P3 nel
Diagramma 5, è semplicemente la misura del periodo di
ciascun ciclo di clock nella forma d’onda. Si tratta della
misura più semplice e diretta che è possibile eseguire.
www.tektronix.com 13
Guida al debug nella progettazione digitale
Guida introduttiva
Clock modulato
1.010 nsec
Jitter del periodo
1.000 nsec
990 nsec
20 nsec
Jitter da ciclo a ciclo
-20 nsec
40 nsec
TIE
Figura 17. Quando con un DPO7000 si utilizza l’applicazione
-40 nsec
TDSJIT3 di analisi del jitter, è possibile rilevare un jitter totale sul
segnale dei dati uguale a ~192 ps (Tj = Dj + 2Q(BER) * Rj), dove
Q(10E-12) = 7. L’istogramma associato relativo alla misura del TIE
Diagramma 6. Tre misure di jitter, del periodo, da ciclo a ciclo
di dati del PLL costituisce una rappresentazione grafica della
e nell’intervallo di tempo, confrontati sulla medesima forma d’onda.
distribuzione statistica dei segnali di dati.
Il Diagramma 6 costituisce un esempio di confronto delle tre
misure di jitter sulla medesima forma d’onda. Nell’esempio,
la forma d’onda ha un periodo nominale pari a 1 ms, ma il
periodo effettivo segue un pattern di otto cicli da 990 ns
seguito da otto cicli da 1.010 ns.
L’interferenza tra i simboli (Inter Symbol Interference, ISI),
anche denominata jitter dipendente dai dati (Data Dependent
jitter, DDj), è provocata perdite correlate alla frequenza
lungo il percorso del segnale, per probabili imperfezioni di
interconnessione e cablaggio.
Tutti i jitter hanno componenti casuali e deterministiche. Dati
i componenti casuali, è possibile specificare meglio il jitter
utilizzando tecniche statistiche comuni. Misure quali valore
medio, deviazione standard e valore da picco a picco, con
qualificatori quale l’intervallo di confidenza, vengono
utilizzate per stabilire risultati significativi e replicabili.
Il jitter casuale (Random jitter, Rj) è il rumore di timing che
non segue alcun pattern evidente e che non può essere
previsto. La sorgente principale di rumore casuale nei
circuiti elettrici è il rumore termico (o di Johnson o da effetto
granulare). Si presume che un Rj abbia una distribuzione
gaussiana e che non vi siano valori da picco a picco
delimitati per la distribuzione sottostante: maggiore è la
quantità dei campioni rilevati, maggiore sarà il valore da
picco a picco misurato.
Jitter deterministico (Deterministic Jitter, Dj) è il jitter di
temporizzazione replicabile e prevedibile. Il valore da picco
a picco del Dj è delimitato e i limiti possono essere osservati
o previsti con alti livelli di fiducia in base a un numero di
osservazioni relativamente ridotto. Il Dj è provocato da:
Il jitter periodico (Periodic jitter, Pj) è dovuto a sorgenti di
rumore ripetitive come alimentatori, oscillatori adiacenti e,
in alcuni casi, crosstalk di bus adiacenti.
La distorsione del ciclo di lavoro (Duty Cycle Distortion,
DCD) è causata da uno squilibrio dei livelli di bias del
circuito o dagli effetti termici all’interno del dispositivo
trasmittente.
14 www.tektronix.com
Il jitter periodico (Periodic jitter, Pj) si ripete ciclicamente.
Poiché è possibile scomporre una forma d’onda periodica
in una serie di Fourier di sinusoidi armonicamente
interrelate, questo tipo di jitter viene talvolta definito jitter
sinusoidale. Il Pj viene in genere causato da sorgenti di
rumore deterministiche esterne, come un rumore da
alimentatore commutato o una forte portante RF locale.
Può inoltre essere provocato da un PLL con ripristino del
clock instabile.
Guida al debug nella progettazione digitale
Guida introduttiva
Molte misure e analisi statistiche automatizzate negli
Figura 18.
Con un DPO7000 è possibile gestire
contemporaneamente fino a otto misure automatizzate, tra cui
Figura 19.
La modalità di acquisizione FastAcq del DPO7000 con
misure statistiche selezionata e visualizzata mostra un segnale di
salita, discesa e da picco a picco. A tal fine è sufficiente posizionare
clock relativamente stabile sul Canale 1. La regione dell’istogramma
i cursori sui punti di misura.
selezionata e attivata dimostra con quale facilità e rapidità i progettisti
possano impiegare strumenti di analisi statistica per ottenere una
maggiore affidabilità nelle misure di conformità.
Il jitter dipendente dai dati (Data-Dependent jitter, DDj)
è un qualsiasi jitter correlato alle sequenze di bit del flusso
di dati. Un DDj viene spesso provocato dalla risposta in
frequenza di un cavo o dispositivo. Un altro nome
comunemente utilizzato per il DDj è jitter dipendente dal
pattern (Pattern Dependent jitter, PDj). Si tratta del risultato
misurato dell’ISI.
La distorsione del ciclo di lavoro (Duty Cycle Distortion,
DCD) è la variazione nel ciclo di lavoro dal valore nominale
del 50 percento. Esistono due tipi di cause comuni di DCD:
la velocità di transizione per i fronti di salita differisce da
quella dei fronti di discesa oppure la soglia di decisione di
una forma d’onda è superiore o inferiore di quanto
dovrebbe perché il livello medio in c.c. del segnale
è cambiato.
Jitter totale al tasso di errore dei bit (Total jitter at Bit
Error Ratio, Tj @ BER) è la stima del jitter da picco a picco
al tasso di errore dei bit definito dall’utente. Quando si
combina questo valore con l’intervallo dell'unità l’apertura
dell’occhio prevista al BER viene anche stimata
e visualizzata nella traccia della curva a vasca da bagno
(bathtub) del BER.
Misure e analisi automatiche
oscilloscopi odierni garantiscono la flessibilità e i livelli di
prestazioni necessari per le attività di debug. La visualizzazione
contemporanea di quattro o otto forme d’onda consente di
confrontare e scorrere le forme d’onda per coglierne le
relazioni.
Le misure automatizzate, eseguibili con la pressione di un
solo pulsante, consentono ai tecnici di osservare i problemi
in modi nuovi raccogliendo le statistiche delle misure,
definendo i livelli di riferimento e quindi sfruttando la
flessibilità e le prestazioni dell’oscilloscopio per eseguire le
attività di debug. Tramite la cattura e il confronto di più
misure sullo schermo, il DPO consente di visualizzare le
statistiche delle differenze e i punti in cui tali differenze si
manifestano.
Un tecnico può quindi scoprire se i componenti operano
entro le gamme di funzionamento specificate oppure se le
rispettive tolleranze variano ed è necessario intervenire.
Le misure automatizzate comuni utili per velocizzare il
debug comprendono durata dell’impulso, overshoot, ciclo
di lavoro, picco a picco, oltre a misure statistiche più
complesse come minimo, massimo e valore efficace
o quadratico medio (RMS).
Nel caso dei segnali a velocità più elevata, le misure e le
analisi statistiche automatizzate garantiscono un punto di
vista approfondito utile per il debug nella progettazione.
www.tektronix.com 15
Analisi automatica di jitter e timing
Le misure automatiche aiutano ad acquisire informazioni di
tipo statistico sulla forma d’onda di un jitter. Ad esempio, un
tecnico può utilizzare questa misura per tenere sotto controllo
le prestazioni di un PLL e determinare se il periodo di stabilità
di un cristallo è compreso all’interno delle specifiche,
oppure per visualizzare la finestra di dati validi del tempo di
salita di un componente, del ciclo di lavoro o della durata
dell’impulso.
Misure statistiche
Gli oscilloscopi digitali consentono anche di valutare
statisticamente le misure, ad esempio jitter o metastabilità.
Di seguito sono riportati alcuni degli approcci statistici più
comuni da prendere in considerazione per il debug.
Il valore medio è il valore di media aritmetica di un
periodo di clock. È il reciproco della frequenza.
La deviazione standard è l’ampiezza media delle variazioni
di una misura rispetto al valore medio. È utile nella
valutazione dei processi gaussiani, in cui la distribuzione
viene specificata in base a deviazione media e standard.
I valori massimo, minimo e da picco a picco vengono
osservati durante gli intervalli delle misure. Il valore picco
a picco equivale al valore massimo meno il valore
minimo.
Gli istogrammi tracciano i valori delle misure nel set di
dati rispetto alla frequenza delle occorrenze in una
misura. Non viene garantito l’ordine per eventi come il
jitter, ma rappresenta una stima affidabile della probabilità
di un evento.
Riepilogo
Gli oscilloscopi digitali, come le serie DPO4000 e DPO7000,
sono strumenti di debug in grado di facilitare la risoluzione
dei problemi durante la progettazione di sistemi integrati.
I DPO consentono di migliorare la produttività durante le fasi
di progettazione, verifica e debug. Funzioni quali la cattura
continua delle forme d’onda consentono di analizzare nel
dettaglio eventi come rumore, anomalie, crosstalk e altre
caratteristiche analogiche che influiscono su stati logici,
tempi di salita, tempi di setup/hold deformando gli impulsi
digitali ideali.
Contattare Tektronix:
ASEAN / Australasia (65) 6356 3900
Austria +41 52 675 3777
Area balcanica, Israele,
Sudafrica e altri paesi ISE +41 52 675 3777
Belgio 07 81 60166
Brasile e Sud America 55 (11) 3741-8360
Canada 1 (800) 661-5625
Danimarca +45 80 88 1401
Europa centrorientale,
Ucraina e Paesi Baltici +41 52 675 3777
Europa Centrale e Grecia +41 52 675 3777
Finlandia +41 52 675 3777
Francia +33 (0) 1 69 86 81 81
Germania +49 (221) 94 77 400
Giappone 81 (3) 6714-3010
Hong Kong (852) 2585-6688
Tektronix (India) Private Limited (91) 80-22275577
Italia +39 02 25086 1
Lussemburgo +44 (0) 1344 392400
Messico, America Centrale e Caraibi 52 (55) 5424700
Medio oriente, Asia e Nordafrica +41 52 675 3777
Norvegia 800 16098
Paesi Bassi 090 02 021797
Polonia +41 52 675 3777
Portogallo 80 08 12370
Regno Unito ed Eire +44 (0) 1344 392400
Repubblica della Corea 82 (2) 528-5299
Repubblica Popolare Cinese 86 (10) 6235 1230
Russia, CIS e Paesi Baltici +7 (495) 7484900
Spagna (+34) 901 988 054
Sud Africa +27 11 254 8360
Svezia 020 08 80371
Svizzera +41 52 675 3777
Stati Uniti 1 (800) 426-2200
Taiwan 886 (2) 2722-9622
Per altre aree, contattare Tektronix, Inc. al numero: 1 (503) 627-7111
Ultimo aggiornamento 12 maggio 2006
Per ulteriori informazioni
Presso Tektronix è disponibile una raccolta completa e in
costante espansione di note sulle applicazioni, sintesi
tecniche e altre risorse in grado di fornire ogni genere di
assistenza ai tecnici che operano in settori tecnologici
d'avanguardia. Visitare www.tektronix.com
Copyright © 2006, Tektronix. Tutti i diritti riservati. I prodotti Tektronix sono coperti da
brevetti statunitensi e stranieri, concessi e in corso di concessione. Le informazioni
contenute in questa pubblicazione sostituiscono quelle contenute nel materiale
pubblicato in precedenza. L’azienda si riserva il diritto di modificare le specifiche
e i prezzi. TEKTRONIX e TEK sono marchi registrati di Tektronix, Inc. Tutti gli altri
nomi commerciali qui contenuti sono marchi di servizio, marchi commerciali
o marchi registrati dei rispettivi proprietari.
01/06 DM
55I-19175-0