Circuiti Combinatori
Transcript
Circuiti Combinatori
Circuiti Combinatori I circuiti combinatori sono circuiti nei quali le uscite dipendono solo dalla combinazione delle variabili logiche presenti nello stesso istante all’ingresso Essi realizzano: • Operazioni numeriche tra i dati (somma, sottrazione, moltiplicazione, divisione) • Indirizzamento e selezione dati (decodificatori, codificatori, multiplexer, demultiplexer) • Funzioni logiche (unità logiche, reti logiche programmabili) Luigi Zeni DII-SUN Elettronica dei Sistemi Digitali Organizzazione dei Circuiti Combinatori I circuiti combinatori sono di solito organizzati in base a strutture regolari mediante interazione di blocchi funzionali elementari Matrice ingressi (indirizzamento e selezione) uscite A B A B A B i bit-slice i j bit-slice j k bit-slice k Luigi Zeni DII-SUN Elettronica dei Sistemi Digitali Y i Y j Y k Bit-Slice (elaborazione sui dati a blocchi uguali in parallelo) Interfacciamento dei Circuiti Combinatori ingressi circuito combinatorio Buffer di ingresso-uscita uscite Le porte logiche elementari sono più semplici di quelle viste nelle famiglie logiche standard al fine di ridurre la complessità. Si affida quindi a stadi esterni di buffer il compito di interfacciare il circuito combinatorio con altri circuiti garantendo fan-out, livelli logici e margini di rumore adeguati. Luigi Zeni DII-SUN Elettronica dei Sistemi Digitali Circuiti sommatori A B S C 0+0=0 1+0=1 0+1=1 1+1=0 riporto 1 0 0 0 0 Somma binaria su due bit con riporto 1 0 1 0 0 1 1 0 1 1 0 1 La somma S di due addendi è realizzata dalla funzione XOR (OR esclusivo) S = A ⊕ B e il riporto C (carry) è dato dalla AND delle variabili C = AB Luigi Zeni DII-SUN Elettronica dei Sistemi Digitali Circuiti sommatori A 0 1 0 1 0 1 0 1 i 1 0101+ (5) 0110 (6) 1011 (11) 1 riporto ( ) B C 0 0 0 0 1 0 1 0 0 1 0 1 1 1 1 1 i i- 1 S C 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 i Si = Ci −1 A i ⊕ Bi + Ci −1 (A i ⊕ Bi ) = Ci −1 ⊕ A i ⊕ Bi Ci = A i Bi + Ci −1 (A i ⊕ B) Luigi Zeni DII-SUN Elettronica dei Sistemi Digitali i Somma binaria su 4 bit con riporto OR Esclusivo A ⊕ B = A B + BA = (A + B) ⋅ AB = A + B + AB = A + B + B + A Realizzazioni circuitali A AB AB + AB B Luigi Zeni DII-SUN Elettronica dei Sistemi Digitali AB OR Esclusivo Realizzazioni circuitali A B A+B A+B + AB S AB C In questa configurazione è disponibile anche il riporto C Luigi Zeni DII-SUN Elettronica dei Sistemi Digitali OR Esclusivo Realizzazioni circuitali A+B + B+A ECL A+B + B+A (wired-OR) ECL Luigi Zeni DII-SUN Elettronica dei Sistemi Digitali In logica ECL “open collector” la OR finale è cablata Semi-addizionatore (half-adder) L’insieme di una porta XOR ed una AND costituisce un semi-addizionatore in quanto consente di effettuare la somma di due bit generando il riporto ma senza tener conto del riporto precedente A I B A B I halfadder AB I I Luigi Zeni DII-SUN Elettronica dei Sistemi Digitali I I Addizionatore completo (full-adder) L’insieme di due semi-addizionatori ed una porta OR costituisce un addizionatore completo in quanto consente di effettuare la somma di due bit generando il riporto e tenendo conto del riporto precedente. C I A I B + S I A I I C I-1 B A B I halfadder AB I A B C I I I halfadder I I- 1 S I (A B )C I I I-1 I C I- 1 C I Luigi Zeni DII-SUN Elettronica dei Sistemi Digitali Addizionatori e sottrattori + + + + + + + + a) Addizionatore ad N bit Luigi Zeni DII-SUN Elettronica dei Sistemi Digitali b) Sottrattore ad N bit Comparatori I comparatori verificano, bit per bit, l’uguaglianza di due numeri binari e sono basati sulle porte XOR e XNOR. Nella versione XOR l’uscita della OR è alta se una qualsiasi coppia di bit delle parole A e B non coincide Nella versione XNOR l’uscita della AND cablata è bassa se una qualsiasi coppia di bit delle parole A e B non coincide A B 1 A B 2 1 2 A B A 3 3 B 4 4 a) Versione con XOR e OR Luigi Zeni DII-SUN Elettronica dei Sistemi Digitali b) Versione con XNOR e AND cablata Decodificatori Il decodificatore (decoder) seleziona l’uscita in funzione di una parola in ingresso secondo una assegnata legge di attribuzione. Un decodificatore binario presenta N bit di ingresso e 2N linee di uscita ciascuna delle quali corrisponde ad una sola delle parole di ingresso. indirizzo di n bit decodificatore n 2 linee di uscita En E’ presente inoltre un ingresso di abilitazione Luigi Zeni DII-SUN Elettronica dei Sistemi Digitali Decodificatori Ingressi Uscite En A0 A1 Y0 Y1 Y2 Y3 0 X X 0 0 0 0 1 0 0 1 0 0 0 1 1 0 0 1 0 0 1 0 1 0 0 1 0 1 1 1 0 0 0 1 Decodificatore binario a 2 bit Tabella di verità Luigi Zeni DII-SUN Elettronica dei Sistemi Digitali Realizzazione dei decodificatori Decodificatore binario a 2 bit: Y0 = A 0 A1 ; A A Y1 = A 0 A1 ; 0 Y2 = A 0 A1 ; Y 0 Y 1 Y 2 Y3 = A 0 A1 In questo caso la linea di uscita selezionata è quella alta 1 E n Realizzazione a porte AND Luigi Zeni DII-SUN Elettronica dei Sistemi Digitali Y 3 Si noti la presenza degli invertitori, anche ridondante, per ogni ingresso Realizzazione dei decodificatori Decodificatore binario a 2 bit: Realizzazione a porte NAND In questo caso la linea di uscita selezionata è quella bassa Luigi Zeni DII-SUN Elettronica dei Sistemi Digitali Realizzazione a porte NOR In questo caso la linea di uscita selezionata è quella alta Schema circuitale dei decodificatori Y0 Y1 Y2 Y3 Y7 A2 A2 A1 A1 A0 A0 Decodificatore binario a 3 bit a porte NOR in logica NMOS Luigi Zeni DII-SUN Elettronica dei Sistemi Digitali Schema circuitale dei decodificatori Y0 Y1 Y2 Y3 Le uscite sono inviate ad invertitori TTL-Schottky che ripristinano i valori logici e consentono il pilotaggio di carichi capacitivi elevati Y7 A2 A2 A1 A1 A0 A0 Decodificatore binario a 3 bit tipo AND con diodi Schottky Luigi Zeni DII-SUN Elettronica dei Sistemi Digitali Codificatori n 2 linee di ingresso codificatore parola di n bit in uscita Codificatore binario 2N/ N En L’operazione di codifica può essere vista come l’inverso di quella di decodifica Luigi Zeni DII-SUN Elettronica dei Sistemi Digitali Codificatori A0 A1 A2 1 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Ingressi Uscite A3 A4 A5 A6 A7 Y0 Y1 Y2 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 0 1 0 0 1 0 0 1 0 1 0 0 0 1 0 0 1 1 0 0 0 0 1 1 1 1 Codificatore binario 8-3 Tabella di verità Luigi Zeni DII-SUN Elettronica dei Sistemi Digitali Realizzazione dei codificatori Y0 = A1 + A 3 + A 5 + A 7 Y1 = A 2 + A 3 + A 6 + A 7 Y0 = A 4 + A 5 + A 6 + A 7 A A 1 Y 0 2 A 3 A A A A 4 Y In questa realizzazione A0 è inutile in quanto l’uscita corrispondente ad A0 alto si ottiene con A1 - A7 bassi 1 5 6 7 Luigi Zeni DII-SUN Elettronica dei Sistemi Digitali Y 2 Codificatore binario 8-3 Schema circuitale dei codificatori A 0 A 1 Codificatore binario 8-3 in tecnologia NMOS A 2 In questa realizzazione A0 è necessario per avere l’uscita corrispondente ad A0 alto A 3 A 7 Y 0 Y 1 Luigi Zeni DII-SUN Elettronica dei Sistemi Digitali Y 2 A Schema circuitale dei codificatori 1 A 2 Codificatore binario 8-3 in tecnologia bipolare (matrice di diodi) A 3 A 4 In questa realizzazione A0 è inutile in quanto l’uscita corrispondente ad A0 alto si ottiene con A1 - A7 bassi A 7 Y 0 Y 1 Luigi Zeni DII-SUN Elettronica dei Sistemi Digitali Y 2 Schema circuitale dei codificatori A 1 A 2 A Codificatore binario 8-3 in tecnologia bipolare (transistori multiemettitore) 3 A 4 A 7 In questa realizzazione A0 è inutile in quanto l’uscita corrispondente ad A0 alto si ottiene con A1 - A7 bassi Y 0 Y 1 Luigi Zeni DII-SUN Elettronica dei Sistemi Digitali Y 2 Demultiplexer indirizzo di n bit D demultiplexer n 2 linee di uscita En Luigi Zeni DII-SUN Elettronica dei Sistemi Digitali Invia il dato D a quella delle linee di uscita che viene selezionata tramite l’indirizzo. E’ fondamentalmente un decodificatore con un ingresso dati aggiuntivo Realizzazione del demultiplexer A 0 Y 0 Y A 1 Demultiplexer 2-4 1 Y 2 D E Y 3 n Si noti che l’ingresso dato D può non esistere in quanto l’abilitazione di fatto può essere pilotata con il dato da trasferire ottenendo lo stesso effetto Luigi Zeni DII-SUN Elettronica dei Sistemi Digitali Multiplexer indirizzo di n bit n 2 linee dati di ingresso uscita En Luigi Zeni DII-SUN Elettronica dei Sistemi Digitali Invia in uscita il dato D proveniente da quella delle linee di ingresso che viene selezionata tramite l’indirizzo. E’ fondamentalmente un decodificatore con una uscita dati Realizzazione del Multiplexer A A A A 1 X 1 0 0 0 X 1 Y X Multiplexer a 4 ingressi 2 X 3 E n L’indirizzo a 2 bit abilita la AND corrispondente al dato di ingresso che si vuole inviare all’uscita Luigi Zeni DII-SUN Elettronica dei Sistemi Digitali