Struttura computer - Claudio Maccherani
Transcript
Struttura computer - Claudio Maccherani
! ! " #$ % & $' ' ( ( ) * ++ , ++ + ++ ++ ,- . $$ ) " ) 01 $ / $+ $ 23+ 34 '$ + 5 6 , Generalità 2 $ + 4 2 8$ ' ' '$ + 4 2 $ ' 9 ) $ +9 + + 4 $ ) ) ) .=( 4 : 6 $ + 3 ' 1 + + + 4 4 $ " $ $ 3 : 4 $ 3 ) 4 . $$ : 6 3 $ 1 + 4 $ 0 + 8$ >4 - + + $$ 4 ;+ @ - + + 4+ :4 45 + ;+ # $4 : + ! $ 2 $ ) $ < ) + 0 4 ' )0 ' 4 $ + 4 $ $ ) 7 $ '7 !8 2 + 4 4 :4 ; $ $ 4 ) $ $ $$ 8+ $ ? : ) $ $ $ $ '$$ 4 ' ++/4 ) 4 $4 $ $$ ? : $$ 4 + $ 4 $ + p e r i f e r i c h e INPUT/ OUTPUT I/O p e r i f e r i c h e I N P U T I/O I/O I/O O I I O MC - Memoria Centrale [RAM, ROM, EPROM, EEPROM] I O O I UC Unità di Controllo p e r i f e r i c h e O U T P U T ALU Unità di Controllo CPU - Central Processing Unit Architettura di Von Neumann - + 3 ! : + : 8 ) $ 34 4+ : 4 ' $$ ' $ 4 $ : 4 $ 4 ' $ 4 4 4 Memoria Centrale (MC) A + : 4) ! ' 2 ! + + +$ $ + + 2 $ + $ : 4 2 $ $$ ,-! 4 )0 $ + + #B& 4$ $ * # C 4 D #/ * E# " / # " E# # " # ! + ; ! ! : 2 + , 4 1 ) $ $+ + +$ !" 2 $ 4 #; -F4 $ 1 + + ! ! 2+ + 4 ; # ; + $ !F; H $ + ,4 2 + $ ; $ $$ 2 + ) 4 1 )4 1 ++ $ ,- ) 8 $ 2 $ + $ 4 + 9 $$ + 9 $$ ' $ $ $ $ / $$ : ,- 8 / + : ,2 !" $$ $ + 2 $$ / 4 1 $ $$ $ 1 ' $ !" + 4 E #/ 4 #/ 4 #/ 4 ' ! ! $+ ' ' ! / : : 4 + + G +G + $$ $ 8 + $ 8' $ 1 $ +$ : 4 #/ 4 " #/ 4 #/ #/ #/ $ + + ) / $ + $+ ' 8 ! ; $ ! ! && , 0 , 8 indirizzo ! 3 : , 8 >, + + : " 3 $ 8 >, %! & '! ( read / write -,; II I; -6 0 , 8 $ dato ! 1 >, 37 3 : $ , ++ ' : + $ $ $: >,4 $ : $ : 8 $ 2 $ + Unità Centrale di Elaborazione (CPU) !8 4 + ! + + 41 ) 2 2 3 $ J ++ ' G 2$ $ : $ 8 : 3 + 4 $ + + $$ :$ ! ! ) $: + ) 8 + ) + 0 8 + $ ) ) ) $ Unità Aritmetica e Logica (ALU) !8 :$ $ ! 4 : $ + ) + ' A $ 6>4 -,4 L-,4 $ + +K : ) $ 4 : $4 ) ) + $$ ! +$ + + M $ $ , !2 $ $ : '7 4 6 ) 4 $)' ' NH4 $ + ≠4 S4 TR @ + 4 + $ $4 + # ! ) NO4 4 P4 @ 4 QR4 4 $ 4 + ) ) $ $)' + @ :$ $ , 4 / 01≠23 ! ! %,./0& %1≠23& !U ' 1 $ * + ; 4 $ G ! $ ! ) ! + $ + $ ) $ 2 $ $ + $ )+ $ + $ $$ + $+ $$ 4 3 + )+ U ' $$ + 3 Unità di Controllo (UC) !8 + ! $ 2 + ) $ $ + : - 4 2 8$ $ $ 5 4 3 $ 6! ) $$ : ' I 4 $ 6 4 $ $ $ ? U $ $ $( N )( N $ : + + $ U U + '$ + +( $' ) / 4 + !8 : N 7 ) $ : $ 4 + :$ $ ' $ + ) $ 4" * / - $ $ 3? ) ' $ ' $ $ $ 2 JV 2 $ 2 ? 8$ ? ! +$ 8 ?4 8$ $ ) 4 + !4 + +K $ ' : J $ 8 2$ : ' 7J 5 :J + 0 c R z v n 6! ! R ; @ 4 ! istruz.1 istruz.2 istruz.3 istruz.4 istruz.5 istruz... istruz.n + : : ' ++ $ ' ) 3 $ 3 8$ ) : $$ $ $ ? 4 ' $ ? : $1 : $$ 8$ 1 $ ' $ 4 1 2$ + 8$ >+ 8$ 8$ 8$ ++ $ 4 $W + 0 8$ : + 8$ $ 2 3$ 3 < 8$ 4 28 1 3$ 3 ' 8$ R 8! 4 ' $: ; X + $ , cop operandi ! 5 ! + $)'4 : + $$ $ ; ,4 4 ' $ 4 # # 4 : 4 2+ $$ + + 8 YZ4 $ : @ + ' $: 3 $ ) : $$ 3 $ 3 1 $ + $)'4 + 8$ ; + : $ ) $$ $+ $ 4 ' $ 2 8+ ) ; + : 8$ ) $ ) $ $ + + 2 : + + $$ $$ 4 + ; + $ *! 8 ! 4 8 Y ,>Z , ) $1 $ : 8 + 4 !6 $ F $ $$ 4 1 8+ $ YZ 1 $ : 3 + + : : + ' $$ 4 4 $ : ) 4 2 F-G&Z , +$ 4 ) + 24 2 $$ +K ' $$ ) 0 V $ + @ $$ 8$ ) $ + ) ADD A,B $ ) 4 : $ A $ 8 8 ! 1000 ... 2000 ... 3000 A $ , ... 2000,3000 ADD (A) ... 20 B 1000 ADD [2000][3000] 10 $ 10004 01101101(ADD) 2000(ind.A) 3000(ind.B) 2000 : 10 3000 : 20 8 A 2 B 2 : $ A = A + B0 $ ! (B) 5 ! 2 4 1 3 5 ! %,./0& %1≠23& $ $ $ + $$ ! : 8 ! $ ! ) ! + 4 " / 4 + $ $ !4 : 30004 : 4 : : " : $ 4 4 20 : ! $ ! 20004 : ! : 8 = ' ' 0 4 ! 10 : : ! : 20004 30 8 : 8 2 ! 4 @ ! $4 30 4 : $ 20004 A " ) 8$ $ + $$ $ 0 $$ ! ! ! 8 28 ) % $ +$ ) 8 ) ADD $ 8$$ A B 4 $ A = A + B +K $ + $$ Bus di collegamento ; '$ : + : 64 '$ 3' 34 $$ *4 %4 %" 6 2 : $' ' > # $+K + $$ 8' + ; : $ # $$ $ + $$ $ : 3; Unità di I/O MC ALU 4 4 ; @ $ J # $+ $$ $4 $ + + 4 $ : 8 3 +9 ) ! UC controllo indirizzi dati # F # F 4 *@ %@ @ %" 4+ $$ 4 ) ! 99 # F " !" " ;$ +$ + ) : : $ $ 4 + ) : • 6 • • * # % $ " % &" % ++ ' * % $ $ & %" ' &" ; $ $ $$ : $+ $ : 2 $ $+ $ :4 ' 8 + $ $ $ #$ + # $> # $> $ # $> $ $$ $ " " 1 4 ;# F + " • : 2 ++ 6 • • $$ $ : : $ ; @ - $ $ #$ $ : 4 ) + 9 $$ ) $+ $ : 2 #$ :$ 8 $+ $ : 4 $+ $ : ) $ + + 4 $4 8' ) 2 -+ 0 $+ $ : + + + $ $ #$ + $' ! -+ 0 !: +$ # $> #$ + $+ $ : $$ ) ) + + $ ! + + $$ #$ $ $ %@ 4 + ' ) $ 0 + +K Trasferimento informazioni $' $+ $ : 4 ' : & $+ $ : $ ) $+ $ : $ o & $ $+ $ : 4 8 ) ; @ - $+ $ $ $ : $ '7 4 $ 4 4 $ + $+ $ ) ' +K $ $+ ;+ @ - + ) $ $+ $ + ++ $ J 0 4 # $ $+ $ $+ $ : ' $$ 4 ' ' + # + ' $+ $ : + 9 $$ : 8 ;+ @ - + +$ + 7 4 +$ $ 4 $ + * : ' $+ $ : 8' $' ( & o o $+ $ : 4 4 : $ $+ $ $ : ) 7 4 ) 3 ) $ + + $ ' ' : $$ $' $$ J $+ $ : ) 4 $ $+ $ : $ $$ ) 7 ++ $ + 3 4 $ Controller (o Canale) ; 4 $' + & ! + $$ 3+ $ ; Y ; 0" ? 2 : + + $+ $ : ; @ + ; @ - ' + 7 + $$ ; + + $$ + ) ' $ + $$ $ device3 ) $$ Interfaccia HW ) $ ; @ - 8 4 + & ; ' ?' 7 $ ** ! microprocessore CONTROLLER Interfaccia Bus device4 device5 + + ; @ - ROM Interfaccia HW $$ $ + $ #$ + ' ) $+ $ : 6 $ ,$+ $ : ) $ + $$ device1 device2 : + BUS di I/O 4 Gerarchie di memoria ; disco $$ ! [ Cache del disco : + $ +K : 4 : $ + $ ) $$ + $ $$ $$ + CPU ;1 $ ! '1 : +K : $$ $ 2 : $ 3 $ F ; $ 3@ F $ + $ 3 3 $$ $$ 1 + :: Cache del processore 2 ;F + ) 8 $ A ) : Memoria Centrale + 92$ +K + ) +K $ $ : 4 + + $ ' ' $ + 9 $$ $ 1 $ 3: 2 $+ + + $$ $W : ) ' 4 2 )+ + $$ 4 $ : + ) > ++ ) 4 G / $$ : +K ) !4 ) $ : ++ ' $ : ) : 4 ! 2 : 2" , + ) =: , : 0 + $) 6 7 /F $$ +K ) $: 8 +K +$ 4 : $ $$ + / 3 < 0 +K 4 + $$ $ 4 + + $ +K F, : ! 2 $$ : ! , 2 ) ! = Appendice 1 - RAM e ROM ! $ 2 : $ $ 4 ' ) + 1 $ & . + + !" 4 !" F 4 1 $ 4 8 4 F '& $ + $ > !" 4 $ + U !" + \ + + + "64 '$ 3 !" : $ + 1 ] 0 + $$ + $$ ,- $) 3: ' 34 (4 2 2 + $$ 4 1 $$ ,- ) $ + -F4 3' $ : (4 2 ' 4 4 : 4 ' $$ $ $$ 4 ;! (4 2 4 + . ++ $ $ !" $+ 3 $ + + ! $ $+ ' 1 $$' ,+ A$ ) 2 + $$ 3 4 ) + 9 $$ #; -F4 2 8 $ G $), ! ! ! + $$ F ;+ ;! # + $ *4 : $ $$ , %4 4 %"4 6 ! 3: ++ : + 30 $ $ +K $ + : : * ! 1 4 + $$ $$ $ ) $ $ $+ 4 $ F $ +$ $ 7 )+ ! + ! 1 $ , $) 4 $ : 4 , $) $ ! ;+ , 6 < 6! + 4 " $+ $ 34 $+ ++ $$ ) + G + G +4 $ % $$ : F, $$ 3 + : + , , $ $$ 4 $$ $$ : )+ 8 4+ $$ 4 $$ , $ 4 $ + ' ' $$ 4 #' ' +K : 4 : : : $ + 0 o o ? 6? 4: 6! 6! ) : $ 4 $ o : + + , > [ $ 4 : 6! o 4 $ ! F, 4 :! 4 > $) + U ! 8 ): ) - 4 +K : $$ 1 4 $ : + + $$ $ + + $ $$ ! V, + -F4 $ + 2 $$ 4 1 $ : $ ++ + + : : $ ! < 4 +K ' ' +K $ , )4 + : $$ ) ! + + $ $+ o * o o 4 $ ) + + ! $+ * "! $+ # 4 : >, + " $ ! F>, %" #@ $ 2 + "*% & $) >, F>, \ '$ ] $ / 4 2 $$ ]+ ' ' $ : 8 [4 $ + $ ) ' $$ + $ $$ 4 + F>, F>, G 1 @ %% 8$ ) + $ ++ $ : ( $4 % $4 : 4 +K: + $ 4 $ ++ : ! 1 $ $ 2 ' + 1 @( #@ $ !8: $ ' \ + $$ >, 2 >, +: 2 2+ ! $ $$ J , & $ + 6 ! o o : F, >, ) F $$ = ( $ 2 ) $' 4 + $ < ! ++ $ $ 6 $4 2 $ + $ + $ * 4 + + )+ $ + ) : 4 $ ' "*%4 ( @"@* # 6 ( + 4 $ + % $4 $ 4 + N>, 4 G+ 4 >- , R "*% "@*@ %@ 4 # F F %* + 4 $ 4 $ %" 4 >>,4 5R $ $) = $) $ NF>, 4 > Appendice 2 - Microprocessori $: ++ 5 Appendice 3 - Matherboard $: ++ 5 Appendice 4 - Cache Memory $: ++ 5