IT2011-IT PDF - Digi

ç Pagina Precedente
Pagina Prossima è
Cavo USB-Blaster™
Kit di sviluppo per l'integrità del
segnale, edizione GX Stratix® IV
C
Il cavo di scaricamento dati USB-Blaster si interfaccia alla porta standard USB di un PC. Il cavo è un'interfaccia hardware per
una porta standard RS-232 o una porta USB di un PC o di una workstation UNIX. Fornisce i dati di configurazione ai dispositivi
Excalibur™, Mercury™, APEX™ II, APEX 20K, ACEX® 1K, FLEX® 10K, FLEX 8000 e FLEX 6000 e i dati di programmazione ai
dispositivi MAX® 9000, MAX 7000S, MAX 3000A, MAX 7000B e MAX 7000A.
Il kit di sviluppo per l'integrità del segnale nei transceiver Altera, l'edizione GX Stratix IV, permette un'accurata valutazione
dell'interoperabilità di un transceiver e dell'integrità del segnale di un serializzatore/deserializzatore (SERDES) che consente
di: • Valutare le prestazioni del transceiver da 600 Mb/s a 8,5 Gb/s; • Generare e controllare sequenze pseudocasuali di bit (PRBS)
tramite un'interfaccia grafica utente di facile utilizzo (non richiede il software Quartus® II); • Modificare dinamicamente le impostazioni
di tensione differenziale di uscita (VOD), pre-enfasi ed equalizzazione per ottimizzare le prestazioni del transceiver sul canale; • Eseguire
l'analisi del jitter; • Verificare la conformità dell'accessorio del supporto fisico (PMA) con gli standard PCI Express (Gen1 e Gen2), Serial
RapidIO®, Gigabit Ethernet, 10 Gigabit Ethernet XAUI, CEI-6G, Fibre Channel 1G/4G/8G, HD-SDI e altri tra gli standard principali.
Il kit include: scheda di sviluppo GX Stratix IV: • EP4SGX230KF40C2N Stato configurazione ed elementi di installazione:
• Configurazione FPP • Cavo di scaricamento dati USB-Blaster™ integrato Temporizzazioni: • Oscillatori clock integrati: 50 MHz,
100 MHz, 156,25 MHz, 312,5 MHz e 425,0 MHz • Connettori SMA per fornire un clock differenziale esterno a un clock di riferimento
del transceiver • Connettori SMA per fornire un clock differenziale esterno a un tessuto FPGA • Connettori SMA per la trasmissione di
un clock differenziale dal pin di uscita PLL dell'FPGA Ingresso/Uscita utente generico: • Interruttori DOP e a pulsante • LED • LCD
Dispositivi di memoria: • Memoria flash sinc. da 64 MByte (principalmente per memorizzare le configurazioni FPGA) Componenti
e interfaccia: • Otto canali del transceiver full-duplex indirizzati verso i connettori SMA • Un canale micro-strip con lunghezza della
scheda di traccia minima • Sei canali della stripline dallo stesso blocco transceiver, tutte le lunghezze di traccia corrispondono tra
i canali: • Quattro canali con funzionalità completa PMA+PCS fino a 8,5 Gb/s • Due canali CMU con funzionalità PMA fino a 6,375 Gb/s
• Un canale lungo con lunghezza traccia di circa 33'' in trasmissione e lunghezza traccia di circa 7" in ricezione, per simulare la degradazione
associata ai backplane o alle tracce lunghe • Circuiti di misurazione della potenza sui dispositivi correlati ai transceiver • La tensione
di tutte (e solo) queste guide è erogabile attraverso gli spinotti a banana Circuiteria di misurazione della temperatura: • Temperatura
dello stampo • Temperatura ambiente • Spinotto RJ-45 e PHY 10/100/1000Base-T Ethernet Interfaccia grafica utente applicazione:
• Indipendente dalla piattaforma • Interfacce verso il PC tramite JTAG • Blaster integrato Controllabile dall'utente: • Impostazioni
VOD e pre-enfasi • Impostazioni equalizzatore • Modello di prova Indicatore di stato: • Numero di errori • BER • Segnale di blocco
Nota: la licenza software Quartus II non è inclusa e non è necessaria per il kit di valutazione
544-2592-ND
(DK-SI-4SGX230N) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2398.40
Kit di sviluppo per l'integrità del segnale
nei transceiver, edizione GT Stratix® IV
Il kit di sviluppo per l'integrità del segnale nei transceiver Altera, l'edizione GT Stratix IV, permette un'accurata valutazione
dell'interoperabilità di un transceiver e dell'integrità del segnale di un serializzatore/deserializzatore (SERDES) che consente
di: • valutare le prestazioni del transceiver fino a 11,3 Gb/s; • generare e controllare sequenze pseudocasuali di bit (PRBS) tramite
un'interfaccia grafica utente di facile utilizzo (non richiede il software Quartus® II); • modificare dinamicamente le impostazioni di
tensione differenziale di uscita (Vod), pre-enfasi ed equalizzazione per ottimizzare le prestazioni del transceiver sul canale; • eseguire
l'analisi del jitter; • verificare la conformità del PMA (physical medium attachment, supporto fisico intermedio) a 40G/100G
Ethernet, Interlaken, CEI-6G/11G, PCI Express (Gen1, Gen2 e Gen3), Serial RapidIO® e agli altri standard principali; • convalidare
l'interoperabilità tra i moduli ottici (i moduli ottici richiedono un ingresso SMA per provare l'interoperabilità con il kit di sviluppo per
l'integrità del segnale nei transceiver, Stratix IV edizione GT), come SFP, SFP+ e QSFP.
Il kit include: scheda di sviluppo GT Stratix IV con dispositivo EP4S100G2F40I1N: • Stato configurazione ed elementi di configurazione
(configurazione FPP (Fast passive parallel, parallelo passivo veloce), cavo di scaricamento USB-BlasterTM) Clock: • Oscillatori
di clock integrati: 50 MHz, 100 MHz, 644,53 MHz e 706,25 MHz • Connettori SMA per fornire un clock differenziale esterno a un
clock di riferimento del transceiver Ingresso/Uscita utente generico: • Interruttori DOP e a pulsante • LED • LCD Dispositivi di
memoria: • Memoria flash sinc. da 64 MByte (principalmente per memorizzare le configurazioni FPGA) Componenti e interfaccia:
• Sei canali del transceiver full-duplex indirizzati verso i connettori SMA (tutti i canali supportano una velocità dati fino a 11,3 Gb/s)
• Sei canali del transceiver full-duplex indirizzati verso un connettore Airmax FCI • Circuiti di misurazione della potenza sui dispositivi
correlati ai transceiver • La tensione di tutti (e solo) questi impianti può essere erogata mediante spinotti a banana • Circuiteria
di misurazione della temperatura (temperatura dello stampo, temperatura ambiente) • Spinotto RJ-45 e PHY 10/100/1000Base-T
Ethernet Capacità unità backplane a 6,5 Gb/s: • Connessione diretta al kit di sviluppo per l'integrità del segnale nei transceiver
verso il backplane FCI (non in dotazione) attraverso la basetta FCI • Si abbina a un secondo kit di sviluppo per l'integrità del segnale
o a una scheda figlia FCI (non in dotazione) per una completa analisi di canale del backplane end-to-end Interfaccia grafica utente
applicazione: • Indipendente dalla piattaforma • Interfacce verso il PC tramite JTAG • Blaster integrato • Controllabile dall'utente
(impostazioni VOD e pre-enfasi, impostazioni equalizzatore, modello di prova) • Indicatore di stato (numero di errori, frequenza errori
di bit (BER), segnale di blocco) • EyeQ ricostruisce la larghezza dell'occhiello monitorando la qualità del segnale dopo l'equalizzazione
(fino a 6 Gb/s) La licenza software Quartus II non è inclusa né richiesta per la valutazione del kit
544-2603-ND
(DK-SI-4S100G2N) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6402.38
®
Kit di sviluppo per FPGA E Stratix IV
Il kit di sviluppo di FPGA E Stratix IV Altera offre un ambiente di progetto completo a livello di sistema che include sia l'hardware che
il software necessario per iniziare immediatamente a sviluppare FPGA. Questa scheda, combinata a un anno di licenza gratuito per il
software Quartus II, offre ogni elemento necessario per iniziare la prototipazione di una vasta gamma di progetti attuali. Il kit di sviluppo
serve per®: • Sviluppare e collaudare sottosistemi di memoria formati da interfacce di memoria DIMM DDR3, QDRII+ e RLDRAM II;
• Prototipare progetti e velocizzare il ciclo di verifica e immissione sul mercato; • Creare progetti in grado di migrare ASIC HardCopy®
IV E a basso costo Altera; • Migrare progetti senza problemi dagli FPGA F1152 Stratix III Altera • Sfruttare il design modulare e scalabile di questo kit di sviluppo utilizzando i connettori per scheda a mezzanino e ad alta velocità (HSMC) per interfacciarsi su uno degli
oltre 20 HSMC diversi forniti dai partner di Altera.
Il kit include: scheda di sviluppo FPGA E Stratix IV con dispositivo FPGA EP4SE530H35C2NES E IV, configurazione, stato ed
elementi di installazione: • Configurazione FPP (Fast Passive Parallel, parallela passiva rapida) tramite un CPLD MAX® II EPM2210 e
una memoria flash • Cavo di scaricamento dati USB-BlasterTM su scheda che utilizza il programmatore Quartus II Temporizzazione:
• Oscillatori clock integrati: 50 MHz, 66 Hz, 100 MHz e 125 MHz • Connettori SMA per ingresso clock esterno • Connettore SMA per
uscita clock Ingresso/Uscita utente generico: • LED • Pulsante e interruttori • DIP • LCD grafici • LCD per caratteri • Quadruplo
display a sette segmenti Dispositivi di memoria: • DIMM SDRAM DDR3 da 2 GByte con bus dati da 72 bit • Dispositivo SRAM QDR II+
da 72 Mbit con bus dati da 18 bit • Dispositivo da 576 Mbit con bus dati da 36 bit • SSRAM da 18 Mbit con bus dati da 36 bit • Flash da
512 Mbit con data bus da 16 bit Componenti e interfacce: • Due connettori HSMC • 10/100/1000BASE-T Ethernet PHY con connettore
RJ-45 • Circuiti di misurazione temperatura • Circuiteria di misurazione potenza Altri elementi: • Scheda 8,25" x 7" • Progetto da
banco CD-ROM kit di sviluppo FPGA E Stratix IV : • Esempi di progettazione (portale di aggiornamento scheda dotato di server Web
con processore Nios®II e aggiornamento remoto di sistema, sistema di collaudo scheda) • Documentazione completa DVD suite di
progettazione completa Altera: • Edizione kit di sviluppo software Quartus II per FPGA Stratix IV e ASIC HardCopy IV (1 anno di licenza
inclusa) • Suite di progettazione integrata Nios II • La libreria IP MegaCore® include i moduli base di proprietà intellettuale MegaCore
Triple-Speed Ethernet, DDR3, RLDRAM II e QDR II+ HSMC di loopback e debug, adattatore di alimentazione e cavi
544-2605-ND
(DK-DEV-4SE530N). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6001.92
Scheda figlia di ingresso video
La scheda figlia di ingresso video Altera permette di interfacciare segnali video composito con una scheda
di sviluppo di FPGA Altera o di terzi dotata di connettore di espansione standard. È ideale per sviluppare applicazioni con soluzioni
di elaborazione di immagini e video che prevedono l'elaborazione delle immagini. La scheda figlia fa parte del kit di sviluppo video,
edizione Cyclone II, e può essere acquistata a parte.
P0302-ND
Cavo di scaricamento dati USB Blaster . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60.06
Schede AD/DA ad alta velocità
Caratteristiche: • Doppi canali AD con risoluzione a 14 bit e velocità dati fino a 65 Mcamp/s • Doppi canali DA con risoluzione a
14 bit e velocità dati fino a 125 Mcamp/s • Doppie interfacce con HSMC e GPIO, completamente compatibili con il kit di avvio
Cyclone III e rispettivamente DE0/DE1/DE2/DE3 ecc. • I generatori di clock includono un oscillatore a 100 MHz, SMA per ciascun
AD e DA e PLL da HSMC o dall'interfaccia GPIO • Dimensioni: 90,3 mm x 78,2 mm
P0003_GPIO-ND
(P0003_GPIO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 175.38
P0003_HSMC-ND
(P0003_HSMC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 175.38
Scheda di formazione e sviluppo DE0
Caratteristiche tecniche: • Dispositivo FPGA 3C16 Cyclone® II Altera • Dispositivo di configurazione seriale
Altera – EPCS4 • USB-Blaster (integrato) per programmazione e comando API utente; supportate entrambe le modalità
di programmazione JTAG e Active Serial • (AS) • SDRAM da 8 Mbyte • Memoria flash da 4 Mbyte • Zoccolo per scheda
SD • 3 interruttori a pulsante • 10 interruttori a ginocchiera • 10 LED verdi utente • Oscillatore a 50 MHz per generatori di
clock • D/A VGA (rete di resistori a 4 bit) connettore di uscita VGA • Transceiver RS-232 • Connettore PS/2 per mouse/tastiera
• Due basette di espansione a 40 pin Include: • Scheda DE0 • Cavo USB per la programmazione e il controllo della FPGA
• CD del sistema DE0 contenente: • Software Quartus® II Altera edizione Web e suite di progettazione integrata Nios® II edizione
di valutazione • Documentazione DE0 e materiali di riferimento, includendo manuale utente, utility del pannello di controllo, progetti
di riferimento e dimostrazioni, datasheet del dispositivo, istruzioni e una serie di esercizi di laboratorio • Coperchio di plastica
trasparente per la scheda • Alimentazione da parete da 7,5 c.c.
P0037-ND
(P0037) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95.30
Scheda di formazione e sviluppo DE1
Caratteristiche tecniche: FPGA: • Dispositivo di configurazione seriale EPCS4 e FPGA EP2C20F484C7 Cyclone II
Dispositivi I/O: • USB Blaster integrato per configurazione porta RS-232 dell'FPGA • Rete di resistori D/A
VGA (4096 colori) • Porta PS/2 per mouse o tastiera • Ingr./usc. linea, ingr. microfono (CODEC audio
24 bit) • Basette di espansione (76 pin segnale) Memoria: • SDRAM 8 MB, SRAM 512 kB, Flash 4 MB • Slot scheda di memoria
SD Interruttori, LED, display e clock: • 10 interruttori a ginocchiera • 4 interruttori a pulsante antirimbalzo • 10 LED rossi,
8 LED verdi • Quattro display a 7 segmenti • Oscillatori a 27 MHz e 50 MHz, ingresso clock esterno SMA
P0528-ND
(P0528) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125.13
Scheda di formazione e sviluppo DE2
Caratteristiche tecniche: FPGA: • Dispositivo di configurazione seriale EPCS16 e FPGA EP2C35F672C6
Cyclone II Dispositivi I/O: • USB Blaster integrato per configurazione FPGA • Porta a infrarossi RS-232,
Ethernet 10/100 • Uscita video (D/A 10 bit VGA) • Ingresso video (NTSC/PAL/Multiformato) • USB
2.0 (tipo A e tipo B) • Porta PS/2 per mouse o tastiera • Ingr./usc. linea, ingr. microfono (CODEC audio 24 bit) • Basette
di espansione (76 pin segnale) Memoria: • SDRAM 8 MB, SRAM 512 kB, Flash 4 MB • Slot scheda di memoria SD
Interruttori, LED, display e clock: • 18 interruttori a ginocchiera • 4 interruttori a pulsante antirimbalzo • 18 LED rossi,
9 LED verdi • Otto display a 7 segmenti • Display LCD 16 x 2 • Oscillatori a 27 MHz e 50 MHz, ingresso clock SMA esterno
Nota: prezzi speciali per università; chiamare Digi-Key per il prezzo.
P0301-ND
(P0301) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 373.45
Scheda di formazione e sviluppo DE2-70
Include: • Dispositivo FPGA 2C70 Cyclone® II Altera • Dispositivo configurazioni seriali Altera EPCS16
• USB-Blaster (integrato) per programmazione e comando API utente; supportate entrambe le modalità
di programmazione JTAG e Active Serial (AS) • SSRAM da 2 Mbyte • Due SDRAM da 32 Mbyte
• Memoria flash da 8 Mbyte • Zoccolo per scheda SD • 4 interruttori a pulsante • 18 interruttori a ginocchiera
• 18 LED rossi utente • 9 LED verdi utente • Oscillatore a 50 MHz e oscillatore a 28,63 MHz per generatori di clock • CODEC
audio qualità CD a 24 bit con spinotti di ingr./usc. linea e ingr. microfono • Convertitore D/A VGA (tripli D/A ad alta velocità
a 10 bit) con connettore usc. VGA • 2 decodificatori TV (NTSC/PAL/SECAM) e connettore ingr. TV • Controllore Ethernet 10/100
con connettore • Controllore host/slave USB con connettori USB tipo A e B • Transceiver RS-232 e connettore a 9 pin • Connettore
PS/2 per mouse/tastiera • Transceiver IrDA • 1 connettore SMA • Due basette di espansione a 40 pin con protezione per il diodo
Nota: prezzi speciali per università; chiamare Digi-Key per il prezzo.
P0304-ND
(P0304) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 426.03
MAX® II Microcontenitore
Il pacchetto micro MAX II contiene tutti i componenti necessari per utilizzare una scheda micro MAX II con un computer dotato
di software Microsoft Windows.
P0305-ND
(P0305) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55.26
Kit di sviluppo e sensori digitali
P0307-ND: il kit di sviluppo di pannello tattile LCD ad altissima risoluzione da 4,3" fornisce agli utenti un pannello tattile
LCD 800 x 480 di alta qualità a colore reale corredato da progetti di riferimento con codice sorgente per consentire agli utenti
lo sviluppo di applicazioni che utilizzano un pannello tattile sulle schede Altera DE2-70/DE2/DE1 e sui kit di avvio Altera Cyclone
II/Cyclone III.
P0001-ND: Il kit di sviluppo fotocamera digitale da 5 megapixel TRDB_D5M offre tutto il necessario per produrre una fotocamera
digitale da 5 megapixel sulla scheda di sistema FPGA Terasic. Il kit contiene il progetto hardware (su Verilog) e il software per
caricare l'immagine acquisita sul PC e salvarla in un file BMP/JPG. La guida introduttiva per l'utente mostra agli utenti come
sfruttare le funzioni della fotocamera digitale.
P0006-ND: THDB-SUM (scheda figlia da HSMC a Santa Cruz/USB/Mictor) è una scheda adattatore per convertire un connettore a
mezzanino ad alta velocità (HSMC) in un'interfaccia Santa Cruz (SC), USB, Mictor e di scheda SD. Consente agli utenti di utilizzare
queste interfacce su una scheda host con un connettore HSMC.
P0033-ND: la scheda THDB-HTG è progettata per convertire le I/O di un connettore a mezzanino ad alta velocità (HSMC) in tre
connettori di espansione per prototipi a 4 pin, compatibili con le basette di espansione DE2/DE1 Altera. Gli utilizzatori potranno
collegare fino a tre schede DE2/DE1 Altera (o schede figlie associate) su una scheda host interfacciata con HSTC/HSMC tramite una
scheda THDB-HTG.
Caratteristiche: • 2 canali di ingresso video composito mediante convertitore A/D Texas Instruments TVP5146 • Supporto degli
standard NTSC/PAL • Uscita BT 0,656 a 10 bit • Compatibilità con il connettore di espansione, standard nella maggior parte dei kit
di sviluppo Altera
P0307-ND
(P0307) Kit di sviluppo pannello digitale tattile da 4,3" (a norma RoHS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136.14
P0001-ND
(P0001) Kit di sviluppo fotocamera digitale da 5 megapixel (a norma RoHS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68.07
P0006-ND
(P0006) Modulo THDB-SUM, scheda adattatore (a norma RoHS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71.27
544-1704-ND
P0033-ND
(P0033) Scheda figlia HSMC-GPIO THDB-HTG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44.04
(DK-VIDEO-TVP5146N) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 156.16
Spedizione gratuita per ordini di oltre € 65! Tutti i prezzi sono in euro e comprensivi di dazi.
620
(IT2011-IT)
www.digikey.it — Numero verde: 800-786-310 — Tel: +31-53-484-9584 — Fax: +02-4823-1083
ç Pagina Precedente
Pagina Prossimaè